Text file src/cmd/compile/internal/ssa/_gen/simdAMD64.rules

     1  // Code generated by 'simdgen -o godefs -goroot $GOROOT -arch amd64 -xedPath $XED_PATH go_amd64.yaml types.yaml categories.yaml'; DO NOT EDIT.
     2  
     3  (AESDecryptLastRoundUint8x16 ...) => (VAESDECLAST128 ...) // pureVreg
     4  (AESDecryptLastRoundUint8x32 ...) => (VAESDECLAST256 ...) // pureVreg
     5  (AESDecryptLastRoundUint8x64 ...) => (VAESDECLAST512 ...) // pureVreg
     6  (AESDecryptOneRoundUint8x16 ...) => (VAESDEC128 ...) // pureVreg
     7  (AESDecryptOneRoundUint8x32 ...) => (VAESDEC256 ...) // pureVreg
     8  (AESDecryptOneRoundUint8x64 ...) => (VAESDEC512 ...) // pureVreg
     9  (AESEncryptLastRoundUint8x16 ...) => (VAESENCLAST128 ...) // pureVreg
    10  (AESEncryptLastRoundUint8x32 ...) => (VAESENCLAST256 ...) // pureVreg
    11  (AESEncryptLastRoundUint8x64 ...) => (VAESENCLAST512 ...) // pureVreg
    12  (AESEncryptOneRoundUint8x16 ...) => (VAESENC128 ...) // pureVreg
    13  (AESEncryptOneRoundUint8x32 ...) => (VAESENC256 ...) // pureVreg
    14  (AESEncryptOneRoundUint8x64 ...) => (VAESENC512 ...) // pureVreg
    15  (AESInvMixColumnsUint32x4 ...) => (VAESIMC128 ...) // pureVreg
    16  (AESRoundKeyGenAssistUint32x4 ...) => (VAESKEYGENASSIST128 ...) // pureVreg
    17  (AbsInt8x16 ...) => (VPABSB128 ...) // pureVreg
    18  (AbsInt8x32 ...) => (VPABSB256 ...) // pureVreg
    19  (AbsInt8x64 ...) => (VPABSB512 ...) // pureVreg
    20  (AbsInt16x8 ...) => (VPABSW128 ...) // pureVreg
    21  (AbsInt16x16 ...) => (VPABSW256 ...) // pureVreg
    22  (AbsInt16x32 ...) => (VPABSW512 ...) // pureVreg
    23  (AbsInt32x4 ...) => (VPABSD128 ...) // pureVreg
    24  (AbsInt32x8 ...) => (VPABSD256 ...) // pureVreg
    25  (AbsInt32x16 ...) => (VPABSD512 ...) // pureVreg
    26  (AbsInt64x2 ...) => (VPABSQ128 ...) // pureVreg
    27  (AbsInt64x4 ...) => (VPABSQ256 ...) // pureVreg
    28  (AbsInt64x8 ...) => (VPABSQ512 ...) // pureVreg
    29  (AddFloat32x4 ...) => (VADDPS128 ...) // pureVreg
    30  (AddFloat32x8 ...) => (VADDPS256 ...) // pureVreg
    31  (AddFloat32x16 ...) => (VADDPS512 ...) // pureVreg
    32  (AddFloat64x2 ...) => (VADDPD128 ...) // pureVreg
    33  (AddFloat64x4 ...) => (VADDPD256 ...) // pureVreg
    34  (AddFloat64x8 ...) => (VADDPD512 ...) // pureVreg
    35  (AddInt8x16 ...) => (VPADDB128 ...) // pureVreg
    36  (AddInt8x32 ...) => (VPADDB256 ...) // pureVreg
    37  (AddInt8x64 ...) => (VPADDB512 ...) // pureVreg
    38  (AddInt16x8 ...) => (VPADDW128 ...) // pureVreg
    39  (AddInt16x16 ...) => (VPADDW256 ...) // pureVreg
    40  (AddInt16x32 ...) => (VPADDW512 ...) // pureVreg
    41  (AddInt32x4 ...) => (VPADDD128 ...) // pureVreg
    42  (AddInt32x8 ...) => (VPADDD256 ...) // pureVreg
    43  (AddInt32x16 ...) => (VPADDD512 ...) // pureVreg
    44  (AddInt64x2 ...) => (VPADDQ128 ...) // pureVreg
    45  (AddInt64x4 ...) => (VPADDQ256 ...) // pureVreg
    46  (AddInt64x8 ...) => (VPADDQ512 ...) // pureVreg
    47  (AddUint8x16 ...) => (VPADDB128 ...) // pureVreg
    48  (AddUint8x32 ...) => (VPADDB256 ...) // pureVreg
    49  (AddUint8x64 ...) => (VPADDB512 ...) // pureVreg
    50  (AddUint16x8 ...) => (VPADDW128 ...) // pureVreg
    51  (AddUint16x16 ...) => (VPADDW256 ...) // pureVreg
    52  (AddUint16x32 ...) => (VPADDW512 ...) // pureVreg
    53  (AddUint32x4 ...) => (VPADDD128 ...) // pureVreg
    54  (AddUint32x8 ...) => (VPADDD256 ...) // pureVreg
    55  (AddUint32x16 ...) => (VPADDD512 ...) // pureVreg
    56  (AddUint64x2 ...) => (VPADDQ128 ...) // pureVreg
    57  (AddUint64x4 ...) => (VPADDQ256 ...) // pureVreg
    58  (AddUint64x8 ...) => (VPADDQ512 ...) // pureVreg
    59  (AddOddSubEvenFloat32x4 ...) => (VADDSUBPS128 ...) // pureVreg
    60  (AddOddSubEvenFloat32x8 ...) => (VADDSUBPS256 ...) // pureVreg
    61  (AddOddSubEvenFloat64x2 ...) => (VADDSUBPD128 ...) // pureVreg
    62  (AddOddSubEvenFloat64x4 ...) => (VADDSUBPD256 ...) // pureVreg
    63  (AddSaturatedInt8x16 ...) => (VPADDSB128 ...) // pureVreg
    64  (AddSaturatedInt8x32 ...) => (VPADDSB256 ...) // pureVreg
    65  (AddSaturatedInt8x64 ...) => (VPADDSB512 ...) // pureVreg
    66  (AddSaturatedInt16x8 ...) => (VPADDSW128 ...) // pureVreg
    67  (AddSaturatedInt16x16 ...) => (VPADDSW256 ...) // pureVreg
    68  (AddSaturatedInt16x32 ...) => (VPADDSW512 ...) // pureVreg
    69  (AddSaturatedUint8x16 ...) => (VPADDUSB128 ...) // pureVreg
    70  (AddSaturatedUint8x32 ...) => (VPADDUSB256 ...) // pureVreg
    71  (AddSaturatedUint8x64 ...) => (VPADDUSB512 ...) // pureVreg
    72  (AddSaturatedUint16x8 ...) => (VPADDUSW128 ...) // pureVreg
    73  (AddSaturatedUint16x16 ...) => (VPADDUSW256 ...) // pureVreg
    74  (AddSaturatedUint16x32 ...) => (VPADDUSW512 ...) // pureVreg
    75  (AndInt8x16 ...) => (VPAND128 ...) // pureVreg
    76  (AndInt8x32 ...) => (VPAND256 ...) // pureVreg
    77  (AndInt8x64 ...) => (VPANDD512 ...) // pureVreg
    78  (AndInt16x8 ...) => (VPAND128 ...) // pureVreg
    79  (AndInt16x16 ...) => (VPAND256 ...) // pureVreg
    80  (AndInt16x32 ...) => (VPANDD512 ...) // pureVreg
    81  (AndInt32x4 ...) => (VPAND128 ...) // pureVreg
    82  (AndInt32x8 ...) => (VPAND256 ...) // pureVreg
    83  (AndInt32x16 ...) => (VPANDD512 ...) // pureVreg
    84  (AndInt64x2 ...) => (VPAND128 ...) // pureVreg
    85  (AndInt64x4 ...) => (VPAND256 ...) // pureVreg
    86  (AndInt64x8 ...) => (VPANDQ512 ...) // pureVreg
    87  (AndUint8x16 ...) => (VPAND128 ...) // pureVreg
    88  (AndUint8x32 ...) => (VPAND256 ...) // pureVreg
    89  (AndUint8x64 ...) => (VPANDD512 ...) // pureVreg
    90  (AndUint16x8 ...) => (VPAND128 ...) // pureVreg
    91  (AndUint16x16 ...) => (VPAND256 ...) // pureVreg
    92  (AndUint16x32 ...) => (VPANDD512 ...) // pureVreg
    93  (AndUint32x4 ...) => (VPAND128 ...) // pureVreg
    94  (AndUint32x8 ...) => (VPAND256 ...) // pureVreg
    95  (AndUint32x16 ...) => (VPANDD512 ...) // pureVreg
    96  (AndUint64x2 ...) => (VPAND128 ...) // pureVreg
    97  (AndUint64x4 ...) => (VPAND256 ...) // pureVreg
    98  (AndUint64x8 ...) => (VPANDQ512 ...) // pureVreg
    99  (AndNotInt8x16 ...) => (VPANDN128 ...) // pureVreg
   100  (AndNotInt8x32 ...) => (VPANDN256 ...) // pureVreg
   101  (AndNotInt8x64 ...) => (VPANDND512 ...) // pureVreg
   102  (AndNotInt16x8 ...) => (VPANDN128 ...) // pureVreg
   103  (AndNotInt16x16 ...) => (VPANDN256 ...) // pureVreg
   104  (AndNotInt16x32 ...) => (VPANDND512 ...) // pureVreg
   105  (AndNotInt32x4 ...) => (VPANDN128 ...) // pureVreg
   106  (AndNotInt32x8 ...) => (VPANDN256 ...) // pureVreg
   107  (AndNotInt32x16 ...) => (VPANDND512 ...) // pureVreg
   108  (AndNotInt64x2 ...) => (VPANDN128 ...) // pureVreg
   109  (AndNotInt64x4 ...) => (VPANDN256 ...) // pureVreg
   110  (AndNotInt64x8 ...) => (VPANDNQ512 ...) // pureVreg
   111  (AndNotUint8x16 ...) => (VPANDN128 ...) // pureVreg
   112  (AndNotUint8x32 ...) => (VPANDN256 ...) // pureVreg
   113  (AndNotUint8x64 ...) => (VPANDND512 ...) // pureVreg
   114  (AndNotUint16x8 ...) => (VPANDN128 ...) // pureVreg
   115  (AndNotUint16x16 ...) => (VPANDN256 ...) // pureVreg
   116  (AndNotUint16x32 ...) => (VPANDND512 ...) // pureVreg
   117  (AndNotUint32x4 ...) => (VPANDN128 ...) // pureVreg
   118  (AndNotUint32x8 ...) => (VPANDN256 ...) // pureVreg
   119  (AndNotUint32x16 ...) => (VPANDND512 ...) // pureVreg
   120  (AndNotUint64x2 ...) => (VPANDN128 ...) // pureVreg
   121  (AndNotUint64x4 ...) => (VPANDN256 ...) // pureVreg
   122  (AndNotUint64x8 ...) => (VPANDNQ512 ...) // pureVreg
   123  (AverageUint8x16 ...) => (VPAVGB128 ...) // pureVreg
   124  (AverageUint8x32 ...) => (VPAVGB256 ...) // pureVreg
   125  (AverageUint8x64 ...) => (VPAVGB512 ...) // pureVreg
   126  (AverageUint16x8 ...) => (VPAVGW128 ...) // pureVreg
   127  (AverageUint16x16 ...) => (VPAVGW256 ...) // pureVreg
   128  (AverageUint16x32 ...) => (VPAVGW512 ...) // pureVreg
   129  (CeilFloat32x4 x) => (VROUNDPS128 [2] x) // pureVreg
   130  (CeilFloat32x8 x) => (VROUNDPS256 [2] x) // pureVreg
   131  (CeilFloat64x2 x) => (VROUNDPD128 [2] x) // pureVreg
   132  (CeilFloat64x4 x) => (VROUNDPD256 [2] x) // pureVreg
   133  (CeilScaledFloat32x4 [a] x) => (VRNDSCALEPS128 [a+2] x) // pureVreg
   134  (CeilScaledFloat32x8 [a] x) => (VRNDSCALEPS256 [a+2] x) // pureVreg
   135  (CeilScaledFloat32x16 [a] x) => (VRNDSCALEPS512 [a+2] x) // pureVreg
   136  (CeilScaledFloat64x2 [a] x) => (VRNDSCALEPD128 [a+2] x) // pureVreg
   137  (CeilScaledFloat64x4 [a] x) => (VRNDSCALEPD256 [a+2] x) // pureVreg
   138  (CeilScaledFloat64x8 [a] x) => (VRNDSCALEPD512 [a+2] x) // pureVreg
   139  (CeilScaledResidueFloat32x4 [a] x) => (VREDUCEPS128 [a+2] x) // pureVreg
   140  (CeilScaledResidueFloat32x8 [a] x) => (VREDUCEPS256 [a+2] x) // pureVreg
   141  (CeilScaledResidueFloat32x16 [a] x) => (VREDUCEPS512 [a+2] x) // pureVreg
   142  (CeilScaledResidueFloat64x2 [a] x) => (VREDUCEPD128 [a+2] x) // pureVreg
   143  (CeilScaledResidueFloat64x4 [a] x) => (VREDUCEPD256 [a+2] x) // pureVreg
   144  (CeilScaledResidueFloat64x8 [a] x) => (VREDUCEPD512 [a+2] x) // pureVreg
   145  (CompressFloat32x4 x mask) => (VCOMPRESSPSMasked128 x (VPMOVVec32x4ToM <types.TypeMask> mask)) // maskIn
   146  (CompressFloat32x8 x mask) => (VCOMPRESSPSMasked256 x (VPMOVVec32x8ToM <types.TypeMask> mask)) // maskIn
   147  (CompressFloat32x16 x mask) => (VCOMPRESSPSMasked512 x (VPMOVVec32x16ToM <types.TypeMask> mask)) // maskIn
   148  (CompressFloat64x2 x mask) => (VCOMPRESSPDMasked128 x (VPMOVVec64x2ToM <types.TypeMask> mask)) // maskIn
   149  (CompressFloat64x4 x mask) => (VCOMPRESSPDMasked256 x (VPMOVVec64x4ToM <types.TypeMask> mask)) // maskIn
   150  (CompressFloat64x8 x mask) => (VCOMPRESSPDMasked512 x (VPMOVVec64x8ToM <types.TypeMask> mask)) // maskIn
   151  (CompressInt8x16 x mask) => (VPCOMPRESSBMasked128 x (VPMOVVec8x16ToM <types.TypeMask> mask)) // maskIn
   152  (CompressInt8x32 x mask) => (VPCOMPRESSBMasked256 x (VPMOVVec8x32ToM <types.TypeMask> mask)) // maskIn
   153  (CompressInt8x64 x mask) => (VPCOMPRESSBMasked512 x (VPMOVVec8x64ToM <types.TypeMask> mask)) // maskIn
   154  (CompressInt16x8 x mask) => (VPCOMPRESSWMasked128 x (VPMOVVec16x8ToM <types.TypeMask> mask)) // maskIn
   155  (CompressInt16x16 x mask) => (VPCOMPRESSWMasked256 x (VPMOVVec16x16ToM <types.TypeMask> mask)) // maskIn
   156  (CompressInt16x32 x mask) => (VPCOMPRESSWMasked512 x (VPMOVVec16x32ToM <types.TypeMask> mask)) // maskIn
   157  (CompressInt32x4 x mask) => (VPCOMPRESSDMasked128 x (VPMOVVec32x4ToM <types.TypeMask> mask)) // maskIn
   158  (CompressInt32x8 x mask) => (VPCOMPRESSDMasked256 x (VPMOVVec32x8ToM <types.TypeMask> mask)) // maskIn
   159  (CompressInt32x16 x mask) => (VPCOMPRESSDMasked512 x (VPMOVVec32x16ToM <types.TypeMask> mask)) // maskIn
   160  (CompressInt64x2 x mask) => (VPCOMPRESSQMasked128 x (VPMOVVec64x2ToM <types.TypeMask> mask)) // maskIn
   161  (CompressInt64x4 x mask) => (VPCOMPRESSQMasked256 x (VPMOVVec64x4ToM <types.TypeMask> mask)) // maskIn
   162  (CompressInt64x8 x mask) => (VPCOMPRESSQMasked512 x (VPMOVVec64x8ToM <types.TypeMask> mask)) // maskIn
   163  (CompressUint8x16 x mask) => (VPCOMPRESSBMasked128 x (VPMOVVec8x16ToM <types.TypeMask> mask)) // maskIn
   164  (CompressUint8x32 x mask) => (VPCOMPRESSBMasked256 x (VPMOVVec8x32ToM <types.TypeMask> mask)) // maskIn
   165  (CompressUint8x64 x mask) => (VPCOMPRESSBMasked512 x (VPMOVVec8x64ToM <types.TypeMask> mask)) // maskIn
   166  (CompressUint16x8 x mask) => (VPCOMPRESSWMasked128 x (VPMOVVec16x8ToM <types.TypeMask> mask)) // maskIn
   167  (CompressUint16x16 x mask) => (VPCOMPRESSWMasked256 x (VPMOVVec16x16ToM <types.TypeMask> mask)) // maskIn
   168  (CompressUint16x32 x mask) => (VPCOMPRESSWMasked512 x (VPMOVVec16x32ToM <types.TypeMask> mask)) // maskIn
   169  (CompressUint32x4 x mask) => (VPCOMPRESSDMasked128 x (VPMOVVec32x4ToM <types.TypeMask> mask)) // maskIn
   170  (CompressUint32x8 x mask) => (VPCOMPRESSDMasked256 x (VPMOVVec32x8ToM <types.TypeMask> mask)) // maskIn
   171  (CompressUint32x16 x mask) => (VPCOMPRESSDMasked512 x (VPMOVVec32x16ToM <types.TypeMask> mask)) // maskIn
   172  (CompressUint64x2 x mask) => (VPCOMPRESSQMasked128 x (VPMOVVec64x2ToM <types.TypeMask> mask)) // maskIn
   173  (CompressUint64x4 x mask) => (VPCOMPRESSQMasked256 x (VPMOVVec64x4ToM <types.TypeMask> mask)) // maskIn
   174  (CompressUint64x8 x mask) => (VPCOMPRESSQMasked512 x (VPMOVVec64x8ToM <types.TypeMask> mask)) // maskIn
   175  (ConcatAddPairsFloat32x4 ...) => (VHADDPS128 ...) // pureVreg
   176  (ConcatAddPairsFloat64x2 ...) => (VHADDPD128 ...) // pureVreg
   177  (ConcatAddPairsInt16x8 ...) => (VPHADDW128 ...) // pureVreg
   178  (ConcatAddPairsInt32x4 ...) => (VPHADDD128 ...) // pureVreg
   179  (ConcatAddPairsUint16x8 ...) => (VPHADDW128 ...) // pureVreg
   180  (ConcatAddPairsUint32x4 ...) => (VPHADDD128 ...) // pureVreg
   181  (ConcatAddPairsGroupedFloat32x8 ...) => (VHADDPS256 ...) // pureVreg
   182  (ConcatAddPairsGroupedFloat64x4 ...) => (VHADDPD256 ...) // pureVreg
   183  (ConcatAddPairsGroupedInt16x16 ...) => (VPHADDW256 ...) // pureVreg
   184  (ConcatAddPairsGroupedInt32x8 ...) => (VPHADDD256 ...) // pureVreg
   185  (ConcatAddPairsGroupedUint16x16 ...) => (VPHADDW256 ...) // pureVreg
   186  (ConcatAddPairsGroupedUint32x8 ...) => (VPHADDD256 ...) // pureVreg
   187  (ConcatAddPairsSaturatedInt16x8 ...) => (VPHADDSW128 ...) // pureVreg
   188  (ConcatAddPairsSaturatedGroupedInt16x16 ...) => (VPHADDSW256 ...) // pureVreg
   189  (ConcatPermuteFloat32x4 ...) => (VPERMI2PS128 ...) // pureVreg
   190  (ConcatPermuteFloat32x8 ...) => (VPERMI2PS256 ...) // pureVreg
   191  (ConcatPermuteFloat32x16 ...) => (VPERMI2PS512 ...) // pureVreg
   192  (ConcatPermuteFloat64x2 ...) => (VPERMI2PD128 ...) // pureVreg
   193  (ConcatPermuteFloat64x4 ...) => (VPERMI2PD256 ...) // pureVreg
   194  (ConcatPermuteFloat64x8 ...) => (VPERMI2PD512 ...) // pureVreg
   195  (ConcatPermuteInt8x16 ...) => (VPERMI2B128 ...) // pureVreg
   196  (ConcatPermuteInt8x32 ...) => (VPERMI2B256 ...) // pureVreg
   197  (ConcatPermuteInt8x64 ...) => (VPERMI2B512 ...) // pureVreg
   198  (ConcatPermuteInt16x8 ...) => (VPERMI2W128 ...) // pureVreg
   199  (ConcatPermuteInt16x16 ...) => (VPERMI2W256 ...) // pureVreg
   200  (ConcatPermuteInt16x32 ...) => (VPERMI2W512 ...) // pureVreg
   201  (ConcatPermuteInt32x4 ...) => (VPERMI2D128 ...) // pureVreg
   202  (ConcatPermuteInt32x8 ...) => (VPERMI2D256 ...) // pureVreg
   203  (ConcatPermuteInt32x16 ...) => (VPERMI2D512 ...) // pureVreg
   204  (ConcatPermuteInt64x2 ...) => (VPERMI2Q128 ...) // pureVreg
   205  (ConcatPermuteInt64x4 ...) => (VPERMI2Q256 ...) // pureVreg
   206  (ConcatPermuteInt64x8 ...) => (VPERMI2Q512 ...) // pureVreg
   207  (ConcatPermuteUint8x16 ...) => (VPERMI2B128 ...) // pureVreg
   208  (ConcatPermuteUint8x32 ...) => (VPERMI2B256 ...) // pureVreg
   209  (ConcatPermuteUint8x64 ...) => (VPERMI2B512 ...) // pureVreg
   210  (ConcatPermuteUint16x8 ...) => (VPERMI2W128 ...) // pureVreg
   211  (ConcatPermuteUint16x16 ...) => (VPERMI2W256 ...) // pureVreg
   212  (ConcatPermuteUint16x32 ...) => (VPERMI2W512 ...) // pureVreg
   213  (ConcatPermuteUint32x4 ...) => (VPERMI2D128 ...) // pureVreg
   214  (ConcatPermuteUint32x8 ...) => (VPERMI2D256 ...) // pureVreg
   215  (ConcatPermuteUint32x16 ...) => (VPERMI2D512 ...) // pureVreg
   216  (ConcatPermuteUint64x2 ...) => (VPERMI2Q128 ...) // pureVreg
   217  (ConcatPermuteUint64x4 ...) => (VPERMI2Q256 ...) // pureVreg
   218  (ConcatPermuteUint64x8 ...) => (VPERMI2Q512 ...) // pureVreg
   219  (ConcatPermute128ScalarsFloat32x8 ...) => (VPERM2F128256 ...) // pureVreg
   220  (ConcatPermute128ScalarsFloat64x4 ...) => (VPERM2F128256 ...) // pureVreg
   221  (ConcatPermute128ScalarsInt8x32 ...) => (VPERM2I128256 ...) // pureVreg
   222  (ConcatPermute128ScalarsInt16x16 ...) => (VPERM2I128256 ...) // pureVreg
   223  (ConcatPermute128ScalarsInt32x8 ...) => (VPERM2I128256 ...) // pureVreg
   224  (ConcatPermute128ScalarsInt64x4 ...) => (VPERM2I128256 ...) // pureVreg
   225  (ConcatPermute128ScalarsUint8x32 ...) => (VPERM2I128256 ...) // pureVreg
   226  (ConcatPermute128ScalarsUint16x16 ...) => (VPERM2I128256 ...) // pureVreg
   227  (ConcatPermute128ScalarsUint32x8 ...) => (VPERM2I128256 ...) // pureVreg
   228  (ConcatPermute128ScalarsUint64x4 ...) => (VPERM2I128256 ...) // pureVreg
   229  (ConcatShiftBytesRightUint8x16 ...) => (VPALIGNR128 ...) // pureVreg
   230  (ConcatShiftBytesRightGroupedUint8x32 ...) => (VPALIGNR256 ...) // pureVreg
   231  (ConcatShiftBytesRightGroupedUint8x64 ...) => (VPALIGNR512 ...) // pureVreg
   232  (ConcatSubPairsFloat32x4 ...) => (VHSUBPS128 ...) // pureVreg
   233  (ConcatSubPairsFloat64x2 ...) => (VHSUBPD128 ...) // pureVreg
   234  (ConcatSubPairsInt16x8 ...) => (VPHSUBW128 ...) // pureVreg
   235  (ConcatSubPairsInt32x4 ...) => (VPHSUBD128 ...) // pureVreg
   236  (ConcatSubPairsUint16x8 ...) => (VPHSUBW128 ...) // pureVreg
   237  (ConcatSubPairsUint32x4 ...) => (VPHSUBD128 ...) // pureVreg
   238  (ConcatSubPairsGroupedFloat32x8 ...) => (VHSUBPS256 ...) // pureVreg
   239  (ConcatSubPairsGroupedFloat64x4 ...) => (VHSUBPD256 ...) // pureVreg
   240  (ConcatSubPairsGroupedInt16x16 ...) => (VPHSUBW256 ...) // pureVreg
   241  (ConcatSubPairsGroupedInt32x8 ...) => (VPHSUBD256 ...) // pureVreg
   242  (ConcatSubPairsGroupedUint16x16 ...) => (VPHSUBW256 ...) // pureVreg
   243  (ConcatSubPairsGroupedUint32x8 ...) => (VPHSUBD256 ...) // pureVreg
   244  (ConcatSubPairsSaturatedInt16x8 ...) => (VPHSUBSW128 ...) // pureVreg
   245  (ConcatSubPairsSaturatedGroupedInt16x16 ...) => (VPHSUBSW256 ...) // pureVreg
   246  (ConvertToFloat32Float64x2 ...) => (VCVTPD2PSX128 ...) // pureVreg
   247  (ConvertToFloat32Float64x4 ...) => (VCVTPD2PSY128 ...) // pureVreg
   248  (ConvertToFloat32Float64x8 ...) => (VCVTPD2PS256 ...) // pureVreg
   249  (ConvertToFloat32Int32x4 ...) => (VCVTDQ2PS128 ...) // pureVreg
   250  (ConvertToFloat32Int32x8 ...) => (VCVTDQ2PS256 ...) // pureVreg
   251  (ConvertToFloat32Int32x16 ...) => (VCVTDQ2PS512 ...) // pureVreg
   252  (ConvertToFloat32Int64x2 ...) => (VCVTQQ2PSX128 ...) // pureVreg
   253  (ConvertToFloat32Int64x4 ...) => (VCVTQQ2PSY128 ...) // pureVreg
   254  (ConvertToFloat32Int64x8 ...) => (VCVTQQ2PS256 ...) // pureVreg
   255  (ConvertToFloat32Uint32x4 ...) => (VCVTUDQ2PS128 ...) // pureVreg
   256  (ConvertToFloat32Uint32x8 ...) => (VCVTUDQ2PS256 ...) // pureVreg
   257  (ConvertToFloat32Uint32x16 ...) => (VCVTUDQ2PS512 ...) // pureVreg
   258  (ConvertToFloat32Uint64x2 ...) => (VCVTUQQ2PSX128 ...) // pureVreg
   259  (ConvertToFloat32Uint64x4 ...) => (VCVTUQQ2PSY128 ...) // pureVreg
   260  (ConvertToFloat32Uint64x8 ...) => (VCVTUQQ2PS256 ...) // pureVreg
   261  (ConvertToFloat64Float32x4 ...) => (VCVTPS2PD256 ...) // pureVreg
   262  (ConvertToFloat64Float32x8 ...) => (VCVTPS2PD512 ...) // pureVreg
   263  (ConvertToFloat64Int32x4 ...) => (VCVTDQ2PD256 ...) // pureVreg
   264  (ConvertToFloat64Int32x8 ...) => (VCVTDQ2PD512 ...) // pureVreg
   265  (ConvertToFloat64Int64x2 ...) => (VCVTQQ2PD128 ...) // pureVreg
   266  (ConvertToFloat64Int64x4 ...) => (VCVTQQ2PD256 ...) // pureVreg
   267  (ConvertToFloat64Int64x8 ...) => (VCVTQQ2PD512 ...) // pureVreg
   268  (ConvertToFloat64Uint32x4 ...) => (VCVTUDQ2PD256 ...) // pureVreg
   269  (ConvertToFloat64Uint32x8 ...) => (VCVTUDQ2PD512 ...) // pureVreg
   270  (ConvertToFloat64Uint64x2 ...) => (VCVTUQQ2PD128 ...) // pureVreg
   271  (ConvertToFloat64Uint64x4 ...) => (VCVTUQQ2PD256 ...) // pureVreg
   272  (ConvertToFloat64Uint64x8 ...) => (VCVTUQQ2PD512 ...) // pureVreg
   273  (ConvertToInt32Float32x4 ...) => (VCVTTPS2DQ128 ...) // pureVreg
   274  (ConvertToInt32Float32x8 ...) => (VCVTTPS2DQ256 ...) // pureVreg
   275  (ConvertToInt32Float32x16 ...) => (VCVTTPS2DQ512 ...) // pureVreg
   276  (ConvertToInt32Float64x2 ...) => (VCVTTPD2DQX128 ...) // pureVreg
   277  (ConvertToInt32Float64x4 ...) => (VCVTTPD2DQY128 ...) // pureVreg
   278  (ConvertToInt32Float64x8 ...) => (VCVTTPD2DQ256 ...) // pureVreg
   279  (ConvertToInt64Float32x4 ...) => (VCVTTPS2QQ256 ...) // pureVreg
   280  (ConvertToInt64Float32x8 ...) => (VCVTTPS2QQ512 ...) // pureVreg
   281  (ConvertToInt64Float64x2 ...) => (VCVTTPD2QQ128 ...) // pureVreg
   282  (ConvertToInt64Float64x4 ...) => (VCVTTPD2QQ256 ...) // pureVreg
   283  (ConvertToInt64Float64x8 ...) => (VCVTTPD2QQ512 ...) // pureVreg
   284  (ConvertToUint32Float32x4 ...) => (VCVTTPS2UDQ128 ...) // pureVreg
   285  (ConvertToUint32Float32x8 ...) => (VCVTTPS2UDQ256 ...) // pureVreg
   286  (ConvertToUint32Float32x16 ...) => (VCVTTPS2UDQ512 ...) // pureVreg
   287  (ConvertToUint32Float64x2 ...) => (VCVTTPD2UDQX128 ...) // pureVreg
   288  (ConvertToUint32Float64x4 ...) => (VCVTTPD2UDQY128 ...) // pureVreg
   289  (ConvertToUint32Float64x8 ...) => (VCVTTPD2UDQ256 ...) // pureVreg
   290  (ConvertToUint64Float32x4 ...) => (VCVTTPS2UQQ256 ...) // pureVreg
   291  (ConvertToUint64Float32x8 ...) => (VCVTTPS2UQQ512 ...) // pureVreg
   292  (ConvertToUint64Float64x2 ...) => (VCVTTPD2UQQ128 ...) // pureVreg
   293  (ConvertToUint64Float64x4 ...) => (VCVTTPD2UQQ256 ...) // pureVreg
   294  (ConvertToUint64Float64x8 ...) => (VCVTTPD2UQQ512 ...) // pureVreg
   295  (DivFloat32x4 ...) => (VDIVPS128 ...) // pureVreg
   296  (DivFloat32x8 ...) => (VDIVPS256 ...) // pureVreg
   297  (DivFloat32x16 ...) => (VDIVPS512 ...) // pureVreg
   298  (DivFloat64x2 ...) => (VDIVPD128 ...) // pureVreg
   299  (DivFloat64x4 ...) => (VDIVPD256 ...) // pureVreg
   300  (DivFloat64x8 ...) => (VDIVPD512 ...) // pureVreg
   301  (DotProductPairsInt16x8 ...) => (VPMADDWD128 ...) // pureVreg
   302  (DotProductPairsInt16x16 ...) => (VPMADDWD256 ...) // pureVreg
   303  (DotProductPairsInt16x32 ...) => (VPMADDWD512 ...) // pureVreg
   304  (DotProductPairsSaturatedUint8x16 ...) => (VPMADDUBSW128 ...) // pureVreg
   305  (DotProductPairsSaturatedUint8x32 ...) => (VPMADDUBSW256 ...) // pureVreg
   306  (DotProductPairsSaturatedUint8x64 ...) => (VPMADDUBSW512 ...) // pureVreg
   307  (EqualFloat32x4 x y) => (VCMPPS128 [0] x y) // pureVreg
   308  (EqualFloat32x8 x y) => (VCMPPS256 [0] x y) // pureVreg
   309  (EqualFloat32x16 x y) => (VPMOVMToVec32x16 (VCMPPS512 [0] x y)) // maskOut
   310  (EqualFloat64x2 x y) => (VCMPPD128 [0] x y) // pureVreg
   311  (EqualFloat64x4 x y) => (VCMPPD256 [0] x y) // pureVreg
   312  (EqualFloat64x8 x y) => (VPMOVMToVec64x8 (VCMPPD512 [0] x y)) // maskOut
   313  (EqualInt8x16 ...) => (VPCMPEQB128 ...) // pureVreg
   314  (EqualInt8x32 ...) => (VPCMPEQB256 ...) // pureVreg
   315  (EqualInt8x64 x y) => (VPMOVMToVec8x64 (VPCMPEQB512 x y)) // maskOut
   316  (EqualInt16x8 ...) => (VPCMPEQW128 ...) // pureVreg
   317  (EqualInt16x16 ...) => (VPCMPEQW256 ...) // pureVreg
   318  (EqualInt16x32 x y) => (VPMOVMToVec16x32 (VPCMPEQW512 x y)) // maskOut
   319  (EqualInt32x4 ...) => (VPCMPEQD128 ...) // pureVreg
   320  (EqualInt32x8 ...) => (VPCMPEQD256 ...) // pureVreg
   321  (EqualInt32x16 x y) => (VPMOVMToVec32x16 (VPCMPEQD512 x y)) // maskOut
   322  (EqualInt64x2 ...) => (VPCMPEQQ128 ...) // pureVreg
   323  (EqualInt64x4 ...) => (VPCMPEQQ256 ...) // pureVreg
   324  (EqualInt64x8 x y) => (VPMOVMToVec64x8 (VPCMPEQQ512 x y)) // maskOut
   325  (EqualUint8x16 ...) => (VPCMPEQB128 ...) // pureVreg
   326  (EqualUint8x32 ...) => (VPCMPEQB256 ...) // pureVreg
   327  (EqualUint8x64 x y) => (VPMOVMToVec8x64 (VPCMPEQB512 x y)) // maskOut
   328  (EqualUint16x8 ...) => (VPCMPEQW128 ...) // pureVreg
   329  (EqualUint16x16 ...) => (VPCMPEQW256 ...) // pureVreg
   330  (EqualUint16x32 x y) => (VPMOVMToVec16x32 (VPCMPEQW512 x y)) // maskOut
   331  (EqualUint32x4 ...) => (VPCMPEQD128 ...) // pureVreg
   332  (EqualUint32x8 ...) => (VPCMPEQD256 ...) // pureVreg
   333  (EqualUint32x16 x y) => (VPMOVMToVec32x16 (VPCMPEQD512 x y)) // maskOut
   334  (EqualUint64x2 ...) => (VPCMPEQQ128 ...) // pureVreg
   335  (EqualUint64x4 ...) => (VPCMPEQQ256 ...) // pureVreg
   336  (EqualUint64x8 x y) => (VPMOVMToVec64x8 (VPCMPEQQ512 x y)) // maskOut
   337  (ExpandFloat32x4 x mask) => (VEXPANDPSMasked128 x (VPMOVVec32x4ToM <types.TypeMask> mask)) // maskIn
   338  (ExpandFloat32x8 x mask) => (VEXPANDPSMasked256 x (VPMOVVec32x8ToM <types.TypeMask> mask)) // maskIn
   339  (ExpandFloat32x16 x mask) => (VEXPANDPSMasked512 x (VPMOVVec32x16ToM <types.TypeMask> mask)) // maskIn
   340  (ExpandFloat64x2 x mask) => (VEXPANDPDMasked128 x (VPMOVVec64x2ToM <types.TypeMask> mask)) // maskIn
   341  (ExpandFloat64x4 x mask) => (VEXPANDPDMasked256 x (VPMOVVec64x4ToM <types.TypeMask> mask)) // maskIn
   342  (ExpandFloat64x8 x mask) => (VEXPANDPDMasked512 x (VPMOVVec64x8ToM <types.TypeMask> mask)) // maskIn
   343  (ExpandInt8x16 x mask) => (VPEXPANDBMasked128 x (VPMOVVec8x16ToM <types.TypeMask> mask)) // maskIn
   344  (ExpandInt8x32 x mask) => (VPEXPANDBMasked256 x (VPMOVVec8x32ToM <types.TypeMask> mask)) // maskIn
   345  (ExpandInt8x64 x mask) => (VPEXPANDBMasked512 x (VPMOVVec8x64ToM <types.TypeMask> mask)) // maskIn
   346  (ExpandInt16x8 x mask) => (VPEXPANDWMasked128 x (VPMOVVec16x8ToM <types.TypeMask> mask)) // maskIn
   347  (ExpandInt16x16 x mask) => (VPEXPANDWMasked256 x (VPMOVVec16x16ToM <types.TypeMask> mask)) // maskIn
   348  (ExpandInt16x32 x mask) => (VPEXPANDWMasked512 x (VPMOVVec16x32ToM <types.TypeMask> mask)) // maskIn
   349  (ExpandInt32x4 x mask) => (VPEXPANDDMasked128 x (VPMOVVec32x4ToM <types.TypeMask> mask)) // maskIn
   350  (ExpandInt32x8 x mask) => (VPEXPANDDMasked256 x (VPMOVVec32x8ToM <types.TypeMask> mask)) // maskIn
   351  (ExpandInt32x16 x mask) => (VPEXPANDDMasked512 x (VPMOVVec32x16ToM <types.TypeMask> mask)) // maskIn
   352  (ExpandInt64x2 x mask) => (VPEXPANDQMasked128 x (VPMOVVec64x2ToM <types.TypeMask> mask)) // maskIn
   353  (ExpandInt64x4 x mask) => (VPEXPANDQMasked256 x (VPMOVVec64x4ToM <types.TypeMask> mask)) // maskIn
   354  (ExpandInt64x8 x mask) => (VPEXPANDQMasked512 x (VPMOVVec64x8ToM <types.TypeMask> mask)) // maskIn
   355  (ExpandUint8x16 x mask) => (VPEXPANDBMasked128 x (VPMOVVec8x16ToM <types.TypeMask> mask)) // maskIn
   356  (ExpandUint8x32 x mask) => (VPEXPANDBMasked256 x (VPMOVVec8x32ToM <types.TypeMask> mask)) // maskIn
   357  (ExpandUint8x64 x mask) => (VPEXPANDBMasked512 x (VPMOVVec8x64ToM <types.TypeMask> mask)) // maskIn
   358  (ExpandUint16x8 x mask) => (VPEXPANDWMasked128 x (VPMOVVec16x8ToM <types.TypeMask> mask)) // maskIn
   359  (ExpandUint16x16 x mask) => (VPEXPANDWMasked256 x (VPMOVVec16x16ToM <types.TypeMask> mask)) // maskIn
   360  (ExpandUint16x32 x mask) => (VPEXPANDWMasked512 x (VPMOVVec16x32ToM <types.TypeMask> mask)) // maskIn
   361  (ExpandUint32x4 x mask) => (VPEXPANDDMasked128 x (VPMOVVec32x4ToM <types.TypeMask> mask)) // maskIn
   362  (ExpandUint32x8 x mask) => (VPEXPANDDMasked256 x (VPMOVVec32x8ToM <types.TypeMask> mask)) // maskIn
   363  (ExpandUint32x16 x mask) => (VPEXPANDDMasked512 x (VPMOVVec32x16ToM <types.TypeMask> mask)) // maskIn
   364  (ExpandUint64x2 x mask) => (VPEXPANDQMasked128 x (VPMOVVec64x2ToM <types.TypeMask> mask)) // maskIn
   365  (ExpandUint64x4 x mask) => (VPEXPANDQMasked256 x (VPMOVVec64x4ToM <types.TypeMask> mask)) // maskIn
   366  (ExpandUint64x8 x mask) => (VPEXPANDQMasked512 x (VPMOVVec64x8ToM <types.TypeMask> mask)) // maskIn
   367  (ExtendLo2ToInt64Int8x16 ...) => (VPMOVSXBQ128 ...) // pureVreg
   368  (ExtendLo2ToInt64Int16x8 ...) => (VPMOVSXWQ128 ...) // pureVreg
   369  (ExtendLo2ToInt64Int32x4 ...) => (VPMOVSXDQ128 ...) // pureVreg
   370  (ExtendLo2ToUint64Uint8x16 ...) => (VPMOVZXBQ128 ...) // pureVreg
   371  (ExtendLo2ToUint64Uint16x8 ...) => (VPMOVZXWQ128 ...) // pureVreg
   372  (ExtendLo2ToUint64Uint32x4 ...) => (VPMOVZXDQ128 ...) // pureVreg
   373  (ExtendLo4ToInt32Int8x16 ...) => (VPMOVSXBD128 ...) // pureVreg
   374  (ExtendLo4ToInt32Int16x8 ...) => (VPMOVSXWD128 ...) // pureVreg
   375  (ExtendLo4ToInt64Int8x16 ...) => (VPMOVSXBQ256 ...) // pureVreg
   376  (ExtendLo4ToInt64Int16x8 ...) => (VPMOVSXWQ256 ...) // pureVreg
   377  (ExtendLo4ToUint32Uint8x16 ...) => (VPMOVZXBD128 ...) // pureVreg
   378  (ExtendLo4ToUint32Uint16x8 ...) => (VPMOVZXWD128 ...) // pureVreg
   379  (ExtendLo4ToUint64Uint8x16 ...) => (VPMOVZXBQ256 ...) // pureVreg
   380  (ExtendLo4ToUint64Uint16x8 ...) => (VPMOVZXWQ256 ...) // pureVreg
   381  (ExtendLo8ToInt16Int8x16 ...) => (VPMOVSXBW128 ...) // pureVreg
   382  (ExtendLo8ToInt32Int8x16 ...) => (VPMOVSXBD256 ...) // pureVreg
   383  (ExtendLo8ToInt64Int8x16 ...) => (VPMOVSXBQ512 ...) // pureVreg
   384  (ExtendLo8ToUint16Uint8x16 ...) => (VPMOVZXBW128 ...) // pureVreg
   385  (ExtendLo8ToUint32Uint8x16 ...) => (VPMOVZXBD256 ...) // pureVreg
   386  (ExtendLo8ToUint64Uint8x16 ...) => (VPMOVZXBQ512 ...) // pureVreg
   387  (ExtendToInt16Int8x16 ...) => (VPMOVSXBW256 ...) // pureVreg
   388  (ExtendToInt16Int8x32 ...) => (VPMOVSXBW512 ...) // pureVreg
   389  (ExtendToInt32Int8x16 ...) => (VPMOVSXBD512 ...) // pureVreg
   390  (ExtendToInt32Int16x8 ...) => (VPMOVSXWD256 ...) // pureVreg
   391  (ExtendToInt32Int16x16 ...) => (VPMOVSXWD512 ...) // pureVreg
   392  (ExtendToInt64Int16x8 ...) => (VPMOVSXWQ512 ...) // pureVreg
   393  (ExtendToInt64Int32x4 ...) => (VPMOVSXDQ256 ...) // pureVreg
   394  (ExtendToInt64Int32x8 ...) => (VPMOVSXDQ512 ...) // pureVreg
   395  (ExtendToUint16Uint8x16 ...) => (VPMOVZXBW256 ...) // pureVreg
   396  (ExtendToUint16Uint8x32 ...) => (VPMOVZXBW512 ...) // pureVreg
   397  (ExtendToUint32Uint8x16 ...) => (VPMOVZXBD512 ...) // pureVreg
   398  (ExtendToUint32Uint16x8 ...) => (VPMOVZXWD256 ...) // pureVreg
   399  (ExtendToUint32Uint16x16 ...) => (VPMOVZXWD512 ...) // pureVreg
   400  (ExtendToUint64Uint16x8 ...) => (VPMOVZXWQ512 ...) // pureVreg
   401  (ExtendToUint64Uint32x4 ...) => (VPMOVZXDQ256 ...) // pureVreg
   402  (ExtendToUint64Uint32x8 ...) => (VPMOVZXDQ512 ...) // pureVreg
   403  (FloorFloat32x4 x) => (VROUNDPS128 [1] x) // pureVreg
   404  (FloorFloat32x8 x) => (VROUNDPS256 [1] x) // pureVreg
   405  (FloorFloat64x2 x) => (VROUNDPD128 [1] x) // pureVreg
   406  (FloorFloat64x4 x) => (VROUNDPD256 [1] x) // pureVreg
   407  (FloorScaledFloat32x4 [a] x) => (VRNDSCALEPS128 [a+1] x) // pureVreg
   408  (FloorScaledFloat32x8 [a] x) => (VRNDSCALEPS256 [a+1] x) // pureVreg
   409  (FloorScaledFloat32x16 [a] x) => (VRNDSCALEPS512 [a+1] x) // pureVreg
   410  (FloorScaledFloat64x2 [a] x) => (VRNDSCALEPD128 [a+1] x) // pureVreg
   411  (FloorScaledFloat64x4 [a] x) => (VRNDSCALEPD256 [a+1] x) // pureVreg
   412  (FloorScaledFloat64x8 [a] x) => (VRNDSCALEPD512 [a+1] x) // pureVreg
   413  (FloorScaledResidueFloat32x4 [a] x) => (VREDUCEPS128 [a+1] x) // pureVreg
   414  (FloorScaledResidueFloat32x8 [a] x) => (VREDUCEPS256 [a+1] x) // pureVreg
   415  (FloorScaledResidueFloat32x16 [a] x) => (VREDUCEPS512 [a+1] x) // pureVreg
   416  (FloorScaledResidueFloat64x2 [a] x) => (VREDUCEPD128 [a+1] x) // pureVreg
   417  (FloorScaledResidueFloat64x4 [a] x) => (VREDUCEPD256 [a+1] x) // pureVreg
   418  (FloorScaledResidueFloat64x8 [a] x) => (VREDUCEPD512 [a+1] x) // pureVreg
   419  (GaloisFieldAffineTransformUint8x16 ...) => (VGF2P8AFFINEQB128 ...) // pureVreg
   420  (GaloisFieldAffineTransformUint8x32 ...) => (VGF2P8AFFINEQB256 ...) // pureVreg
   421  (GaloisFieldAffineTransformUint8x64 ...) => (VGF2P8AFFINEQB512 ...) // pureVreg
   422  (GaloisFieldAffineTransformInverseUint8x16 ...) => (VGF2P8AFFINEINVQB128 ...) // pureVreg
   423  (GaloisFieldAffineTransformInverseUint8x32 ...) => (VGF2P8AFFINEINVQB256 ...) // pureVreg
   424  (GaloisFieldAffineTransformInverseUint8x64 ...) => (VGF2P8AFFINEINVQB512 ...) // pureVreg
   425  (GaloisFieldMulUint8x16 ...) => (VGF2P8MULB128 ...) // pureVreg
   426  (GaloisFieldMulUint8x32 ...) => (VGF2P8MULB256 ...) // pureVreg
   427  (GaloisFieldMulUint8x64 ...) => (VGF2P8MULB512 ...) // pureVreg
   428  (GetElemFloat32x4 ...) => (VPEXTRD128 ...) // pureVreg
   429  (GetElemFloat64x2 ...) => (VPEXTRQ128 ...) // pureVreg
   430  (GetElemInt8x16 ...) => (VPEXTRB128 ...) // pureVreg
   431  (GetElemInt16x8 ...) => (VPEXTRW128 ...) // pureVreg
   432  (GetElemInt32x4 ...) => (VPEXTRD128 ...) // pureVreg
   433  (GetElemInt64x2 ...) => (VPEXTRQ128 ...) // pureVreg
   434  (GetElemUint8x16 ...) => (VPEXTRB128 ...) // pureVreg
   435  (GetElemUint16x8 ...) => (VPEXTRW128 ...) // pureVreg
   436  (GetElemUint32x4 ...) => (VPEXTRD128 ...) // pureVreg
   437  (GetElemUint64x2 ...) => (VPEXTRQ128 ...) // pureVreg
   438  (GetHiFloat32x8 x) => (VEXTRACTF128128 [1] x) // pureVreg
   439  (GetHiFloat32x16 x) => (VEXTRACTF64X4256 [1] x) // pureVreg
   440  (GetHiFloat64x4 x) => (VEXTRACTF128128 [1] x) // pureVreg
   441  (GetHiFloat64x8 x) => (VEXTRACTF64X4256 [1] x) // pureVreg
   442  (GetHiInt8x32 x) => (VEXTRACTI128128 [1] x) // pureVreg
   443  (GetHiInt8x64 x) => (VEXTRACTI64X4256 [1] x) // pureVreg
   444  (GetHiInt16x16 x) => (VEXTRACTI128128 [1] x) // pureVreg
   445  (GetHiInt16x32 x) => (VEXTRACTI64X4256 [1] x) // pureVreg
   446  (GetHiInt32x8 x) => (VEXTRACTI128128 [1] x) // pureVreg
   447  (GetHiInt32x16 x) => (VEXTRACTI64X4256 [1] x) // pureVreg
   448  (GetHiInt64x4 x) => (VEXTRACTI128128 [1] x) // pureVreg
   449  (GetHiInt64x8 x) => (VEXTRACTI64X4256 [1] x) // pureVreg
   450  (GetHiUint8x32 x) => (VEXTRACTI128128 [1] x) // pureVreg
   451  (GetHiUint8x64 x) => (VEXTRACTI64X4256 [1] x) // pureVreg
   452  (GetHiUint16x16 x) => (VEXTRACTI128128 [1] x) // pureVreg
   453  (GetHiUint16x32 x) => (VEXTRACTI64X4256 [1] x) // pureVreg
   454  (GetHiUint32x8 x) => (VEXTRACTI128128 [1] x) // pureVreg
   455  (GetHiUint32x16 x) => (VEXTRACTI64X4256 [1] x) // pureVreg
   456  (GetHiUint64x4 x) => (VEXTRACTI128128 [1] x) // pureVreg
   457  (GetHiUint64x8 x) => (VEXTRACTI64X4256 [1] x) // pureVreg
   458  (GetLoFloat32x8 x) => (VEXTRACTF128128 [0] x) // pureVreg
   459  (GetLoFloat32x16 x) => (VEXTRACTF64X4256 [0] x) // pureVreg
   460  (GetLoFloat64x4 x) => (VEXTRACTF128128 [0] x) // pureVreg
   461  (GetLoFloat64x8 x) => (VEXTRACTF64X4256 [0] x) // pureVreg
   462  (GetLoInt8x32 x) => (VEXTRACTI128128 [0] x) // pureVreg
   463  (GetLoInt8x64 x) => (VEXTRACTI64X4256 [0] x) // pureVreg
   464  (GetLoInt16x16 x) => (VEXTRACTI128128 [0] x) // pureVreg
   465  (GetLoInt16x32 x) => (VEXTRACTI64X4256 [0] x) // pureVreg
   466  (GetLoInt32x8 x) => (VEXTRACTI128128 [0] x) // pureVreg
   467  (GetLoInt32x16 x) => (VEXTRACTI64X4256 [0] x) // pureVreg
   468  (GetLoInt64x4 x) => (VEXTRACTI128128 [0] x) // pureVreg
   469  (GetLoInt64x8 x) => (VEXTRACTI64X4256 [0] x) // pureVreg
   470  (GetLoUint8x32 x) => (VEXTRACTI128128 [0] x) // pureVreg
   471  (GetLoUint8x64 x) => (VEXTRACTI64X4256 [0] x) // pureVreg
   472  (GetLoUint16x16 x) => (VEXTRACTI128128 [0] x) // pureVreg
   473  (GetLoUint16x32 x) => (VEXTRACTI64X4256 [0] x) // pureVreg
   474  (GetLoUint32x8 x) => (VEXTRACTI128128 [0] x) // pureVreg
   475  (GetLoUint32x16 x) => (VEXTRACTI64X4256 [0] x) // pureVreg
   476  (GetLoUint64x4 x) => (VEXTRACTI128128 [0] x) // pureVreg
   477  (GetLoUint64x8 x) => (VEXTRACTI64X4256 [0] x) // pureVreg
   478  (GreaterFloat32x4 x y) => (VCMPPS128 [14] x y) // pureVreg
   479  (GreaterFloat32x8 x y) => (VCMPPS256 [14] x y) // pureVreg
   480  (GreaterFloat32x16 x y) => (VPMOVMToVec32x16 (VCMPPS512 [14] x y)) // maskOut
   481  (GreaterFloat64x2 x y) => (VCMPPD128 [14] x y) // pureVreg
   482  (GreaterFloat64x4 x y) => (VCMPPD256 [14] x y) // pureVreg
   483  (GreaterFloat64x8 x y) => (VPMOVMToVec64x8 (VCMPPD512 [14] x y)) // maskOut
   484  (GreaterInt8x16 ...) => (VPCMPGTB128 ...) // pureVreg
   485  (GreaterInt8x32 ...) => (VPCMPGTB256 ...) // pureVreg
   486  (GreaterInt8x64 x y) => (VPMOVMToVec8x64 (VPCMPGTB512 x y)) // maskOut
   487  (GreaterInt16x8 ...) => (VPCMPGTW128 ...) // pureVreg
   488  (GreaterInt16x16 ...) => (VPCMPGTW256 ...) // pureVreg
   489  (GreaterInt16x32 x y) => (VPMOVMToVec16x32 (VPCMPGTW512 x y)) // maskOut
   490  (GreaterInt32x4 ...) => (VPCMPGTD128 ...) // pureVreg
   491  (GreaterInt32x8 ...) => (VPCMPGTD256 ...) // pureVreg
   492  (GreaterInt32x16 x y) => (VPMOVMToVec32x16 (VPCMPGTD512 x y)) // maskOut
   493  (GreaterInt64x2 ...) => (VPCMPGTQ128 ...) // pureVreg
   494  (GreaterInt64x4 ...) => (VPCMPGTQ256 ...) // pureVreg
   495  (GreaterInt64x8 x y) => (VPMOVMToVec64x8 (VPCMPGTQ512 x y)) // maskOut
   496  (GreaterUint8x64 x y) => (VPMOVMToVec8x64 (VPCMPUB512 [14] x y)) // maskOut
   497  (GreaterUint16x32 x y) => (VPMOVMToVec16x32 (VPCMPUW512 [14] x y)) // maskOut
   498  (GreaterUint32x16 x y) => (VPMOVMToVec32x16 (VPCMPUD512 [14] x y)) // maskOut
   499  (GreaterUint64x8 x y) => (VPMOVMToVec64x8 (VPCMPUQ512 [14] x y)) // maskOut
   500  (GreaterEqualFloat32x4 x y) => (VCMPPS128 [13] x y) // pureVreg
   501  (GreaterEqualFloat32x8 x y) => (VCMPPS256 [13] x y) // pureVreg
   502  (GreaterEqualFloat32x16 x y) => (VPMOVMToVec32x16 (VCMPPS512 [13] x y)) // maskOut
   503  (GreaterEqualFloat64x2 x y) => (VCMPPD128 [13] x y) // pureVreg
   504  (GreaterEqualFloat64x4 x y) => (VCMPPD256 [13] x y) // pureVreg
   505  (GreaterEqualFloat64x8 x y) => (VPMOVMToVec64x8 (VCMPPD512 [13] x y)) // maskOut
   506  (GreaterEqualInt8x64 x y) => (VPMOVMToVec8x64 (VPCMPB512 [13] x y)) // maskOut
   507  (GreaterEqualInt16x32 x y) => (VPMOVMToVec16x32 (VPCMPW512 [13] x y)) // maskOut
   508  (GreaterEqualInt32x16 x y) => (VPMOVMToVec32x16 (VPCMPD512 [13] x y)) // maskOut
   509  (GreaterEqualInt64x8 x y) => (VPMOVMToVec64x8 (VPCMPQ512 [13] x y)) // maskOut
   510  (GreaterEqualUint8x64 x y) => (VPMOVMToVec8x64 (VPCMPUB512 [13] x y)) // maskOut
   511  (GreaterEqualUint16x32 x y) => (VPMOVMToVec16x32 (VPCMPUW512 [13] x y)) // maskOut
   512  (GreaterEqualUint32x16 x y) => (VPMOVMToVec32x16 (VPCMPUD512 [13] x y)) // maskOut
   513  (GreaterEqualUint64x8 x y) => (VPMOVMToVec64x8 (VPCMPUQ512 [13] x y)) // maskOut
   514  (InterleaveHiInt16x8 ...) => (VPUNPCKHWD128 ...) // pureVreg
   515  (InterleaveHiInt32x4 ...) => (VPUNPCKHDQ128 ...) // pureVreg
   516  (InterleaveHiInt64x2 ...) => (VPUNPCKHQDQ128 ...) // pureVreg
   517  (InterleaveHiUint16x8 ...) => (VPUNPCKHWD128 ...) // pureVreg
   518  (InterleaveHiUint32x4 ...) => (VPUNPCKHDQ128 ...) // pureVreg
   519  (InterleaveHiUint64x2 ...) => (VPUNPCKHQDQ128 ...) // pureVreg
   520  (InterleaveHiGroupedInt16x16 ...) => (VPUNPCKHWD256 ...) // pureVreg
   521  (InterleaveHiGroupedInt16x32 ...) => (VPUNPCKHWD512 ...) // pureVreg
   522  (InterleaveHiGroupedInt32x8 ...) => (VPUNPCKHDQ256 ...) // pureVreg
   523  (InterleaveHiGroupedInt32x16 ...) => (VPUNPCKHDQ512 ...) // pureVreg
   524  (InterleaveHiGroupedInt64x4 ...) => (VPUNPCKHQDQ256 ...) // pureVreg
   525  (InterleaveHiGroupedInt64x8 ...) => (VPUNPCKHQDQ512 ...) // pureVreg
   526  (InterleaveHiGroupedUint16x16 ...) => (VPUNPCKHWD256 ...) // pureVreg
   527  (InterleaveHiGroupedUint16x32 ...) => (VPUNPCKHWD512 ...) // pureVreg
   528  (InterleaveHiGroupedUint32x8 ...) => (VPUNPCKHDQ256 ...) // pureVreg
   529  (InterleaveHiGroupedUint32x16 ...) => (VPUNPCKHDQ512 ...) // pureVreg
   530  (InterleaveHiGroupedUint64x4 ...) => (VPUNPCKHQDQ256 ...) // pureVreg
   531  (InterleaveHiGroupedUint64x8 ...) => (VPUNPCKHQDQ512 ...) // pureVreg
   532  (InterleaveLoInt16x8 ...) => (VPUNPCKLWD128 ...) // pureVreg
   533  (InterleaveLoInt32x4 ...) => (VPUNPCKLDQ128 ...) // pureVreg
   534  (InterleaveLoInt64x2 ...) => (VPUNPCKLQDQ128 ...) // pureVreg
   535  (InterleaveLoUint16x8 ...) => (VPUNPCKLWD128 ...) // pureVreg
   536  (InterleaveLoUint32x4 ...) => (VPUNPCKLDQ128 ...) // pureVreg
   537  (InterleaveLoUint64x2 ...) => (VPUNPCKLQDQ128 ...) // pureVreg
   538  (InterleaveLoGroupedInt16x16 ...) => (VPUNPCKLWD256 ...) // pureVreg
   539  (InterleaveLoGroupedInt16x32 ...) => (VPUNPCKLWD512 ...) // pureVreg
   540  (InterleaveLoGroupedInt32x8 ...) => (VPUNPCKLDQ256 ...) // pureVreg
   541  (InterleaveLoGroupedInt32x16 ...) => (VPUNPCKLDQ512 ...) // pureVreg
   542  (InterleaveLoGroupedInt64x4 ...) => (VPUNPCKLQDQ256 ...) // pureVreg
   543  (InterleaveLoGroupedInt64x8 ...) => (VPUNPCKLQDQ512 ...) // pureVreg
   544  (InterleaveLoGroupedUint16x16 ...) => (VPUNPCKLWD256 ...) // pureVreg
   545  (InterleaveLoGroupedUint16x32 ...) => (VPUNPCKLWD512 ...) // pureVreg
   546  (InterleaveLoGroupedUint32x8 ...) => (VPUNPCKLDQ256 ...) // pureVreg
   547  (InterleaveLoGroupedUint32x16 ...) => (VPUNPCKLDQ512 ...) // pureVreg
   548  (InterleaveLoGroupedUint64x4 ...) => (VPUNPCKLQDQ256 ...) // pureVreg
   549  (InterleaveLoGroupedUint64x8 ...) => (VPUNPCKLQDQ512 ...) // pureVreg
   550  (LeadingZerosInt32x4 ...) => (VPLZCNTD128 ...) // pureVreg
   551  (LeadingZerosInt32x8 ...) => (VPLZCNTD256 ...) // pureVreg
   552  (LeadingZerosInt32x16 ...) => (VPLZCNTD512 ...) // pureVreg
   553  (LeadingZerosInt64x2 ...) => (VPLZCNTQ128 ...) // pureVreg
   554  (LeadingZerosInt64x4 ...) => (VPLZCNTQ256 ...) // pureVreg
   555  (LeadingZerosInt64x8 ...) => (VPLZCNTQ512 ...) // pureVreg
   556  (LeadingZerosUint32x4 ...) => (VPLZCNTD128 ...) // pureVreg
   557  (LeadingZerosUint32x8 ...) => (VPLZCNTD256 ...) // pureVreg
   558  (LeadingZerosUint32x16 ...) => (VPLZCNTD512 ...) // pureVreg
   559  (LeadingZerosUint64x2 ...) => (VPLZCNTQ128 ...) // pureVreg
   560  (LeadingZerosUint64x4 ...) => (VPLZCNTQ256 ...) // pureVreg
   561  (LeadingZerosUint64x8 ...) => (VPLZCNTQ512 ...) // pureVreg
   562  (LessFloat32x4 x y) => (VCMPPS128 [1] x y) // pureVreg
   563  (LessFloat32x8 x y) => (VCMPPS256 [1] x y) // pureVreg
   564  (LessFloat32x16 x y) => (VPMOVMToVec32x16 (VCMPPS512 [1] x y)) // maskOut
   565  (LessFloat64x2 x y) => (VCMPPD128 [1] x y) // pureVreg
   566  (LessFloat64x4 x y) => (VCMPPD256 [1] x y) // pureVreg
   567  (LessFloat64x8 x y) => (VPMOVMToVec64x8 (VCMPPD512 [1] x y)) // maskOut
   568  (LessInt8x64 x y) => (VPMOVMToVec8x64 (VPCMPB512 [1] x y)) // maskOut
   569  (LessInt16x32 x y) => (VPMOVMToVec16x32 (VPCMPW512 [1] x y)) // maskOut
   570  (LessInt32x16 x y) => (VPMOVMToVec32x16 (VPCMPD512 [1] x y)) // maskOut
   571  (LessInt64x8 x y) => (VPMOVMToVec64x8 (VPCMPQ512 [1] x y)) // maskOut
   572  (LessUint8x64 x y) => (VPMOVMToVec8x64 (VPCMPUB512 [1] x y)) // maskOut
   573  (LessUint16x32 x y) => (VPMOVMToVec16x32 (VPCMPUW512 [1] x y)) // maskOut
   574  (LessUint32x16 x y) => (VPMOVMToVec32x16 (VPCMPUD512 [1] x y)) // maskOut
   575  (LessUint64x8 x y) => (VPMOVMToVec64x8 (VPCMPUQ512 [1] x y)) // maskOut
   576  (LessEqualFloat32x4 x y) => (VCMPPS128 [2] x y) // pureVreg
   577  (LessEqualFloat32x8 x y) => (VCMPPS256 [2] x y) // pureVreg
   578  (LessEqualFloat32x16 x y) => (VPMOVMToVec32x16 (VCMPPS512 [2] x y)) // maskOut
   579  (LessEqualFloat64x2 x y) => (VCMPPD128 [2] x y) // pureVreg
   580  (LessEqualFloat64x4 x y) => (VCMPPD256 [2] x y) // pureVreg
   581  (LessEqualFloat64x8 x y) => (VPMOVMToVec64x8 (VCMPPD512 [2] x y)) // maskOut
   582  (LessEqualInt8x64 x y) => (VPMOVMToVec8x64 (VPCMPB512 [2] x y)) // maskOut
   583  (LessEqualInt16x32 x y) => (VPMOVMToVec16x32 (VPCMPW512 [2] x y)) // maskOut
   584  (LessEqualInt32x16 x y) => (VPMOVMToVec32x16 (VPCMPD512 [2] x y)) // maskOut
   585  (LessEqualInt64x8 x y) => (VPMOVMToVec64x8 (VPCMPQ512 [2] x y)) // maskOut
   586  (LessEqualUint8x64 x y) => (VPMOVMToVec8x64 (VPCMPUB512 [2] x y)) // maskOut
   587  (LessEqualUint16x32 x y) => (VPMOVMToVec16x32 (VPCMPUW512 [2] x y)) // maskOut
   588  (LessEqualUint32x16 x y) => (VPMOVMToVec32x16 (VPCMPUD512 [2] x y)) // maskOut
   589  (LessEqualUint64x8 x y) => (VPMOVMToVec64x8 (VPCMPUQ512 [2] x y)) // maskOut
   590  (MaxFloat32x4 ...) => (VMAXPS128 ...) // pureVreg
   591  (MaxFloat32x8 ...) => (VMAXPS256 ...) // pureVreg
   592  (MaxFloat32x16 ...) => (VMAXPS512 ...) // pureVreg
   593  (MaxFloat64x2 ...) => (VMAXPD128 ...) // pureVreg
   594  (MaxFloat64x4 ...) => (VMAXPD256 ...) // pureVreg
   595  (MaxFloat64x8 ...) => (VMAXPD512 ...) // pureVreg
   596  (MaxInt8x16 ...) => (VPMAXSB128 ...) // pureVreg
   597  (MaxInt8x32 ...) => (VPMAXSB256 ...) // pureVreg
   598  (MaxInt8x64 ...) => (VPMAXSB512 ...) // pureVreg
   599  (MaxInt16x8 ...) => (VPMAXSW128 ...) // pureVreg
   600  (MaxInt16x16 ...) => (VPMAXSW256 ...) // pureVreg
   601  (MaxInt16x32 ...) => (VPMAXSW512 ...) // pureVreg
   602  (MaxInt32x4 ...) => (VPMAXSD128 ...) // pureVreg
   603  (MaxInt32x8 ...) => (VPMAXSD256 ...) // pureVreg
   604  (MaxInt32x16 ...) => (VPMAXSD512 ...) // pureVreg
   605  (MaxInt64x2 ...) => (VPMAXSQ128 ...) // pureVreg
   606  (MaxInt64x4 ...) => (VPMAXSQ256 ...) // pureVreg
   607  (MaxInt64x8 ...) => (VPMAXSQ512 ...) // pureVreg
   608  (MaxUint8x16 ...) => (VPMAXUB128 ...) // pureVreg
   609  (MaxUint8x32 ...) => (VPMAXUB256 ...) // pureVreg
   610  (MaxUint8x64 ...) => (VPMAXUB512 ...) // pureVreg
   611  (MaxUint16x8 ...) => (VPMAXUW128 ...) // pureVreg
   612  (MaxUint16x16 ...) => (VPMAXUW256 ...) // pureVreg
   613  (MaxUint16x32 ...) => (VPMAXUW512 ...) // pureVreg
   614  (MaxUint32x4 ...) => (VPMAXUD128 ...) // pureVreg
   615  (MaxUint32x8 ...) => (VPMAXUD256 ...) // pureVreg
   616  (MaxUint32x16 ...) => (VPMAXUD512 ...) // pureVreg
   617  (MaxUint64x2 ...) => (VPMAXUQ128 ...) // pureVreg
   618  (MaxUint64x4 ...) => (VPMAXUQ256 ...) // pureVreg
   619  (MaxUint64x8 ...) => (VPMAXUQ512 ...) // pureVreg
   620  (MinFloat32x4 ...) => (VMINPS128 ...) // pureVreg
   621  (MinFloat32x8 ...) => (VMINPS256 ...) // pureVreg
   622  (MinFloat32x16 ...) => (VMINPS512 ...) // pureVreg
   623  (MinFloat64x2 ...) => (VMINPD128 ...) // pureVreg
   624  (MinFloat64x4 ...) => (VMINPD256 ...) // pureVreg
   625  (MinFloat64x8 ...) => (VMINPD512 ...) // pureVreg
   626  (MinInt8x16 ...) => (VPMINSB128 ...) // pureVreg
   627  (MinInt8x32 ...) => (VPMINSB256 ...) // pureVreg
   628  (MinInt8x64 ...) => (VPMINSB512 ...) // pureVreg
   629  (MinInt16x8 ...) => (VPMINSW128 ...) // pureVreg
   630  (MinInt16x16 ...) => (VPMINSW256 ...) // pureVreg
   631  (MinInt16x32 ...) => (VPMINSW512 ...) // pureVreg
   632  (MinInt32x4 ...) => (VPMINSD128 ...) // pureVreg
   633  (MinInt32x8 ...) => (VPMINSD256 ...) // pureVreg
   634  (MinInt32x16 ...) => (VPMINSD512 ...) // pureVreg
   635  (MinInt64x2 ...) => (VPMINSQ128 ...) // pureVreg
   636  (MinInt64x4 ...) => (VPMINSQ256 ...) // pureVreg
   637  (MinInt64x8 ...) => (VPMINSQ512 ...) // pureVreg
   638  (MinUint8x16 ...) => (VPMINUB128 ...) // pureVreg
   639  (MinUint8x32 ...) => (VPMINUB256 ...) // pureVreg
   640  (MinUint8x64 ...) => (VPMINUB512 ...) // pureVreg
   641  (MinUint16x8 ...) => (VPMINUW128 ...) // pureVreg
   642  (MinUint16x16 ...) => (VPMINUW256 ...) // pureVreg
   643  (MinUint16x32 ...) => (VPMINUW512 ...) // pureVreg
   644  (MinUint32x4 ...) => (VPMINUD128 ...) // pureVreg
   645  (MinUint32x8 ...) => (VPMINUD256 ...) // pureVreg
   646  (MinUint32x16 ...) => (VPMINUD512 ...) // pureVreg
   647  (MinUint64x2 ...) => (VPMINUQ128 ...) // pureVreg
   648  (MinUint64x4 ...) => (VPMINUQ256 ...) // pureVreg
   649  (MinUint64x8 ...) => (VPMINUQ512 ...) // pureVreg
   650  (MulFloat32x4 ...) => (VMULPS128 ...) // pureVreg
   651  (MulFloat32x8 ...) => (VMULPS256 ...) // pureVreg
   652  (MulFloat32x16 ...) => (VMULPS512 ...) // pureVreg
   653  (MulFloat64x2 ...) => (VMULPD128 ...) // pureVreg
   654  (MulFloat64x4 ...) => (VMULPD256 ...) // pureVreg
   655  (MulFloat64x8 ...) => (VMULPD512 ...) // pureVreg
   656  (MulInt16x8 ...) => (VPMULLW128 ...) // pureVreg
   657  (MulInt16x16 ...) => (VPMULLW256 ...) // pureVreg
   658  (MulInt16x32 ...) => (VPMULLW512 ...) // pureVreg
   659  (MulInt32x4 ...) => (VPMULLD128 ...) // pureVreg
   660  (MulInt32x8 ...) => (VPMULLD256 ...) // pureVreg
   661  (MulInt32x16 ...) => (VPMULLD512 ...) // pureVreg
   662  (MulInt64x2 ...) => (VPMULLQ128 ...) // pureVreg
   663  (MulInt64x4 ...) => (VPMULLQ256 ...) // pureVreg
   664  (MulInt64x8 ...) => (VPMULLQ512 ...) // pureVreg
   665  (MulUint16x8 ...) => (VPMULLW128 ...) // pureVreg
   666  (MulUint16x16 ...) => (VPMULLW256 ...) // pureVreg
   667  (MulUint16x32 ...) => (VPMULLW512 ...) // pureVreg
   668  (MulUint32x4 ...) => (VPMULLD128 ...) // pureVreg
   669  (MulUint32x8 ...) => (VPMULLD256 ...) // pureVreg
   670  (MulUint32x16 ...) => (VPMULLD512 ...) // pureVreg
   671  (MulUint64x2 ...) => (VPMULLQ128 ...) // pureVreg
   672  (MulUint64x4 ...) => (VPMULLQ256 ...) // pureVreg
   673  (MulUint64x8 ...) => (VPMULLQ512 ...) // pureVreg
   674  (MulAddFloat32x4 ...) => (VFMADD213PS128 ...) // pureVreg
   675  (MulAddFloat32x8 ...) => (VFMADD213PS256 ...) // pureVreg
   676  (MulAddFloat32x16 ...) => (VFMADD213PS512 ...) // pureVreg
   677  (MulAddFloat64x2 ...) => (VFMADD213PD128 ...) // pureVreg
   678  (MulAddFloat64x4 ...) => (VFMADD213PD256 ...) // pureVreg
   679  (MulAddFloat64x8 ...) => (VFMADD213PD512 ...) // pureVreg
   680  (MulAddEvenSubOddFloat32x4 ...) => (VFMADDSUB213PS128 ...) // pureVreg
   681  (MulAddEvenSubOddFloat32x8 ...) => (VFMADDSUB213PS256 ...) // pureVreg
   682  (MulAddEvenSubOddFloat32x16 ...) => (VFMADDSUB213PS512 ...) // pureVreg
   683  (MulAddEvenSubOddFloat64x2 ...) => (VFMADDSUB213PD128 ...) // pureVreg
   684  (MulAddEvenSubOddFloat64x4 ...) => (VFMADDSUB213PD256 ...) // pureVreg
   685  (MulAddEvenSubOddFloat64x8 ...) => (VFMADDSUB213PD512 ...) // pureVreg
   686  (MulAddOddSubEvenFloat32x4 ...) => (VFMSUBADD213PS128 ...) // pureVreg
   687  (MulAddOddSubEvenFloat32x8 ...) => (VFMSUBADD213PS256 ...) // pureVreg
   688  (MulAddOddSubEvenFloat32x16 ...) => (VFMSUBADD213PS512 ...) // pureVreg
   689  (MulAddOddSubEvenFloat64x2 ...) => (VFMSUBADD213PD128 ...) // pureVreg
   690  (MulAddOddSubEvenFloat64x4 ...) => (VFMSUBADD213PD256 ...) // pureVreg
   691  (MulAddOddSubEvenFloat64x8 ...) => (VFMSUBADD213PD512 ...) // pureVreg
   692  (MulHighInt16x8 ...) => (VPMULHW128 ...) // pureVreg
   693  (MulHighInt16x16 ...) => (VPMULHW256 ...) // pureVreg
   694  (MulHighInt16x32 ...) => (VPMULHW512 ...) // pureVreg
   695  (MulHighUint16x8 ...) => (VPMULHUW128 ...) // pureVreg
   696  (MulHighUint16x16 ...) => (VPMULHUW256 ...) // pureVreg
   697  (MulHighUint16x32 ...) => (VPMULHUW512 ...) // pureVreg
   698  (MulSignInt8x16 ...) => (VPSIGNB128 ...) // pureVreg
   699  (MulSignInt8x32 ...) => (VPSIGNB256 ...) // pureVreg
   700  (MulSignInt16x8 ...) => (VPSIGNW128 ...) // pureVreg
   701  (MulSignInt16x16 ...) => (VPSIGNW256 ...) // pureVreg
   702  (MulSignInt32x4 ...) => (VPSIGND128 ...) // pureVreg
   703  (MulSignInt32x8 ...) => (VPSIGND256 ...) // pureVreg
   704  (MulWidenEvenInt32x4 ...) => (VPMULDQ128 ...) // pureVreg
   705  (MulWidenEvenInt32x8 ...) => (VPMULDQ256 ...) // pureVreg
   706  (MulWidenEvenUint32x4 ...) => (VPMULUDQ128 ...) // pureVreg
   707  (MulWidenEvenUint32x8 ...) => (VPMULUDQ256 ...) // pureVreg
   708  (NotEqualFloat32x4 x y) => (VCMPPS128 [4] x y) // pureVreg
   709  (NotEqualFloat32x8 x y) => (VCMPPS256 [4] x y) // pureVreg
   710  (NotEqualFloat32x16 x y) => (VPMOVMToVec32x16 (VCMPPS512 [4] x y)) // maskOut
   711  (NotEqualFloat64x2 x y) => (VCMPPD128 [4] x y) // pureVreg
   712  (NotEqualFloat64x4 x y) => (VCMPPD256 [4] x y) // pureVreg
   713  (NotEqualFloat64x8 x y) => (VPMOVMToVec64x8 (VCMPPD512 [4] x y)) // maskOut
   714  (NotEqualInt8x64 x y) => (VPMOVMToVec8x64 (VPCMPB512 [4] x y)) // maskOut
   715  (NotEqualInt16x32 x y) => (VPMOVMToVec16x32 (VPCMPW512 [4] x y)) // maskOut
   716  (NotEqualInt32x16 x y) => (VPMOVMToVec32x16 (VPCMPD512 [4] x y)) // maskOut
   717  (NotEqualInt64x8 x y) => (VPMOVMToVec64x8 (VPCMPQ512 [4] x y)) // maskOut
   718  (NotEqualUint8x64 x y) => (VPMOVMToVec8x64 (VPCMPUB512 [4] x y)) // maskOut
   719  (NotEqualUint16x32 x y) => (VPMOVMToVec16x32 (VPCMPUW512 [4] x y)) // maskOut
   720  (NotEqualUint32x16 x y) => (VPMOVMToVec32x16 (VPCMPUD512 [4] x y)) // maskOut
   721  (NotEqualUint64x8 x y) => (VPMOVMToVec64x8 (VPCMPUQ512 [4] x y)) // maskOut
   722  (OnesCountInt8x16 ...) => (VPOPCNTB128 ...) // pureVreg
   723  (OnesCountInt8x32 ...) => (VPOPCNTB256 ...) // pureVreg
   724  (OnesCountInt8x64 ...) => (VPOPCNTB512 ...) // pureVreg
   725  (OnesCountInt16x8 ...) => (VPOPCNTW128 ...) // pureVreg
   726  (OnesCountInt16x16 ...) => (VPOPCNTW256 ...) // pureVreg
   727  (OnesCountInt16x32 ...) => (VPOPCNTW512 ...) // pureVreg
   728  (OnesCountInt32x4 ...) => (VPOPCNTD128 ...) // pureVreg
   729  (OnesCountInt32x8 ...) => (VPOPCNTD256 ...) // pureVreg
   730  (OnesCountInt32x16 ...) => (VPOPCNTD512 ...) // pureVreg
   731  (OnesCountInt64x2 ...) => (VPOPCNTQ128 ...) // pureVreg
   732  (OnesCountInt64x4 ...) => (VPOPCNTQ256 ...) // pureVreg
   733  (OnesCountInt64x8 ...) => (VPOPCNTQ512 ...) // pureVreg
   734  (OnesCountUint8x16 ...) => (VPOPCNTB128 ...) // pureVreg
   735  (OnesCountUint8x32 ...) => (VPOPCNTB256 ...) // pureVreg
   736  (OnesCountUint8x64 ...) => (VPOPCNTB512 ...) // pureVreg
   737  (OnesCountUint16x8 ...) => (VPOPCNTW128 ...) // pureVreg
   738  (OnesCountUint16x16 ...) => (VPOPCNTW256 ...) // pureVreg
   739  (OnesCountUint16x32 ...) => (VPOPCNTW512 ...) // pureVreg
   740  (OnesCountUint32x4 ...) => (VPOPCNTD128 ...) // pureVreg
   741  (OnesCountUint32x8 ...) => (VPOPCNTD256 ...) // pureVreg
   742  (OnesCountUint32x16 ...) => (VPOPCNTD512 ...) // pureVreg
   743  (OnesCountUint64x2 ...) => (VPOPCNTQ128 ...) // pureVreg
   744  (OnesCountUint64x4 ...) => (VPOPCNTQ256 ...) // pureVreg
   745  (OnesCountUint64x8 ...) => (VPOPCNTQ512 ...) // pureVreg
   746  (OrInt8x16 ...) => (VPOR128 ...) // pureVreg
   747  (OrInt8x32 ...) => (VPOR256 ...) // pureVreg
   748  (OrInt8x64 ...) => (VPORD512 ...) // pureVreg
   749  (OrInt16x8 ...) => (VPOR128 ...) // pureVreg
   750  (OrInt16x16 ...) => (VPOR256 ...) // pureVreg
   751  (OrInt16x32 ...) => (VPORD512 ...) // pureVreg
   752  (OrInt32x4 ...) => (VPOR128 ...) // pureVreg
   753  (OrInt32x8 ...) => (VPOR256 ...) // pureVreg
   754  (OrInt32x16 ...) => (VPORD512 ...) // pureVreg
   755  (OrInt64x2 ...) => (VPOR128 ...) // pureVreg
   756  (OrInt64x4 ...) => (VPOR256 ...) // pureVreg
   757  (OrInt64x8 ...) => (VPORQ512 ...) // pureVreg
   758  (OrUint8x16 ...) => (VPOR128 ...) // pureVreg
   759  (OrUint8x32 ...) => (VPOR256 ...) // pureVreg
   760  (OrUint8x64 ...) => (VPORD512 ...) // pureVreg
   761  (OrUint16x8 ...) => (VPOR128 ...) // pureVreg
   762  (OrUint16x16 ...) => (VPOR256 ...) // pureVreg
   763  (OrUint16x32 ...) => (VPORD512 ...) // pureVreg
   764  (OrUint32x4 ...) => (VPOR128 ...) // pureVreg
   765  (OrUint32x8 ...) => (VPOR256 ...) // pureVreg
   766  (OrUint32x16 ...) => (VPORD512 ...) // pureVreg
   767  (OrUint64x2 ...) => (VPOR128 ...) // pureVreg
   768  (OrUint64x4 ...) => (VPOR256 ...) // pureVreg
   769  (OrUint64x8 ...) => (VPORQ512 ...) // pureVreg
   770  (PermuteFloat32x8 ...) => (VPERMPS256 ...) // pureVreg
   771  (PermuteFloat32x16 ...) => (VPERMPS512 ...) // pureVreg
   772  (PermuteFloat64x4 ...) => (VPERMPD256 ...) // pureVreg
   773  (PermuteFloat64x8 ...) => (VPERMPD512 ...) // pureVreg
   774  (PermuteInt8x16 ...) => (VPERMB128 ...) // pureVreg
   775  (PermuteInt8x32 ...) => (VPERMB256 ...) // pureVreg
   776  (PermuteInt8x64 ...) => (VPERMB512 ...) // pureVreg
   777  (PermuteInt16x8 ...) => (VPERMW128 ...) // pureVreg
   778  (PermuteInt16x16 ...) => (VPERMW256 ...) // pureVreg
   779  (PermuteInt16x32 ...) => (VPERMW512 ...) // pureVreg
   780  (PermuteInt32x8 ...) => (VPERMD256 ...) // pureVreg
   781  (PermuteInt32x16 ...) => (VPERMD512 ...) // pureVreg
   782  (PermuteInt64x4 ...) => (VPERMQ256 ...) // pureVreg
   783  (PermuteInt64x8 ...) => (VPERMQ512 ...) // pureVreg
   784  (PermuteUint8x16 ...) => (VPERMB128 ...) // pureVreg
   785  (PermuteUint8x32 ...) => (VPERMB256 ...) // pureVreg
   786  (PermuteUint8x64 ...) => (VPERMB512 ...) // pureVreg
   787  (PermuteUint16x8 ...) => (VPERMW128 ...) // pureVreg
   788  (PermuteUint16x16 ...) => (VPERMW256 ...) // pureVreg
   789  (PermuteUint16x32 ...) => (VPERMW512 ...) // pureVreg
   790  (PermuteUint32x8 ...) => (VPERMD256 ...) // pureVreg
   791  (PermuteUint32x16 ...) => (VPERMD512 ...) // pureVreg
   792  (PermuteUint64x4 ...) => (VPERMQ256 ...) // pureVreg
   793  (PermuteUint64x8 ...) => (VPERMQ512 ...) // pureVreg
   794  (PermuteOrZeroInt8x16 ...) => (VPSHUFB128 ...) // pureVreg
   795  (PermuteOrZeroUint8x16 ...) => (VPSHUFB128 ...) // pureVreg
   796  (PermuteOrZeroGroupedInt8x32 ...) => (VPSHUFB256 ...) // pureVreg
   797  (PermuteOrZeroGroupedInt8x64 ...) => (VPSHUFB512 ...) // pureVreg
   798  (PermuteOrZeroGroupedUint8x32 ...) => (VPSHUFB256 ...) // pureVreg
   799  (PermuteOrZeroGroupedUint8x64 ...) => (VPSHUFB512 ...) // pureVreg
   800  (ReciprocalFloat32x4 ...) => (VRCPPS128 ...) // pureVreg
   801  (ReciprocalFloat32x8 ...) => (VRCPPS256 ...) // pureVreg
   802  (ReciprocalFloat32x16 ...) => (VRCP14PS512 ...) // pureVreg
   803  (ReciprocalFloat64x2 ...) => (VRCP14PD128 ...) // pureVreg
   804  (ReciprocalFloat64x4 ...) => (VRCP14PD256 ...) // pureVreg
   805  (ReciprocalFloat64x8 ...) => (VRCP14PD512 ...) // pureVreg
   806  (ReciprocalSqrtFloat32x4 ...) => (VRSQRTPS128 ...) // pureVreg
   807  (ReciprocalSqrtFloat32x8 ...) => (VRSQRTPS256 ...) // pureVreg
   808  (ReciprocalSqrtFloat32x16 ...) => (VRSQRT14PS512 ...) // pureVreg
   809  (ReciprocalSqrtFloat64x2 ...) => (VRSQRT14PD128 ...) // pureVreg
   810  (ReciprocalSqrtFloat64x4 ...) => (VRSQRT14PD256 ...) // pureVreg
   811  (ReciprocalSqrtFloat64x8 ...) => (VRSQRT14PD512 ...) // pureVreg
   812  (RotateLeftInt32x4 ...) => (VPROLVD128 ...) // pureVreg
   813  (RotateLeftInt32x8 ...) => (VPROLVD256 ...) // pureVreg
   814  (RotateLeftInt32x16 ...) => (VPROLVD512 ...) // pureVreg
   815  (RotateLeftInt64x2 ...) => (VPROLVQ128 ...) // pureVreg
   816  (RotateLeftInt64x4 ...) => (VPROLVQ256 ...) // pureVreg
   817  (RotateLeftInt64x8 ...) => (VPROLVQ512 ...) // pureVreg
   818  (RotateLeftUint32x4 ...) => (VPROLVD128 ...) // pureVreg
   819  (RotateLeftUint32x8 ...) => (VPROLVD256 ...) // pureVreg
   820  (RotateLeftUint32x16 ...) => (VPROLVD512 ...) // pureVreg
   821  (RotateLeftUint64x2 ...) => (VPROLVQ128 ...) // pureVreg
   822  (RotateLeftUint64x4 ...) => (VPROLVQ256 ...) // pureVreg
   823  (RotateLeftUint64x8 ...) => (VPROLVQ512 ...) // pureVreg
   824  (RotateRightInt32x4 ...) => (VPRORVD128 ...) // pureVreg
   825  (RotateRightInt32x8 ...) => (VPRORVD256 ...) // pureVreg
   826  (RotateRightInt32x16 ...) => (VPRORVD512 ...) // pureVreg
   827  (RotateRightInt64x2 ...) => (VPRORVQ128 ...) // pureVreg
   828  (RotateRightInt64x4 ...) => (VPRORVQ256 ...) // pureVreg
   829  (RotateRightInt64x8 ...) => (VPRORVQ512 ...) // pureVreg
   830  (RotateRightUint32x4 ...) => (VPRORVD128 ...) // pureVreg
   831  (RotateRightUint32x8 ...) => (VPRORVD256 ...) // pureVreg
   832  (RotateRightUint32x16 ...) => (VPRORVD512 ...) // pureVreg
   833  (RotateRightUint64x2 ...) => (VPRORVQ128 ...) // pureVreg
   834  (RotateRightUint64x4 ...) => (VPRORVQ256 ...) // pureVreg
   835  (RotateRightUint64x8 ...) => (VPRORVQ512 ...) // pureVreg
   836  (RoundFloat32x4 x) => (VROUNDPS128 [0] x) // pureVreg
   837  (RoundFloat32x8 x) => (VROUNDPS256 [0] x) // pureVreg
   838  (RoundFloat64x2 x) => (VROUNDPD128 [0] x) // pureVreg
   839  (RoundFloat64x4 x) => (VROUNDPD256 [0] x) // pureVreg
   840  (RoundScaledFloat32x4 [a] x) => (VRNDSCALEPS128 [a+0] x) // pureVreg
   841  (RoundScaledFloat32x8 [a] x) => (VRNDSCALEPS256 [a+0] x) // pureVreg
   842  (RoundScaledFloat32x16 [a] x) => (VRNDSCALEPS512 [a+0] x) // pureVreg
   843  (RoundScaledFloat64x2 [a] x) => (VRNDSCALEPD128 [a+0] x) // pureVreg
   844  (RoundScaledFloat64x4 [a] x) => (VRNDSCALEPD256 [a+0] x) // pureVreg
   845  (RoundScaledFloat64x8 [a] x) => (VRNDSCALEPD512 [a+0] x) // pureVreg
   846  (RoundScaledResidueFloat32x4 [a] x) => (VREDUCEPS128 [a+0] x) // pureVreg
   847  (RoundScaledResidueFloat32x8 [a] x) => (VREDUCEPS256 [a+0] x) // pureVreg
   848  (RoundScaledResidueFloat32x16 [a] x) => (VREDUCEPS512 [a+0] x) // pureVreg
   849  (RoundScaledResidueFloat64x2 [a] x) => (VREDUCEPD128 [a+0] x) // pureVreg
   850  (RoundScaledResidueFloat64x4 [a] x) => (VREDUCEPD256 [a+0] x) // pureVreg
   851  (RoundScaledResidueFloat64x8 [a] x) => (VREDUCEPD512 [a+0] x) // pureVreg
   852  (SHA1FourRoundsUint32x4 ...) => (SHA1RNDS4128 ...) // pureVreg
   853  (SHA1Message1Uint32x4 ...) => (SHA1MSG1128 ...) // pureVreg
   854  (SHA1Message2Uint32x4 ...) => (SHA1MSG2128 ...) // pureVreg
   855  (SHA1NextEUint32x4 ...) => (SHA1NEXTE128 ...) // pureVreg
   856  (SHA256Message1Uint32x4 ...) => (SHA256MSG1128 ...) // pureVreg
   857  (SHA256Message2Uint32x4 ...) => (SHA256MSG2128 ...) // pureVreg
   858  (SHA256TwoRoundsUint32x4 ...) => (SHA256RNDS2128 ...) // pureVreg
   859  (SaturateToInt8Int16x8 ...) => (VPMOVSWB128_128 ...) // pureVreg
   860  (SaturateToInt8Int16x16 ...) => (VPMOVSWB128_256 ...) // pureVreg
   861  (SaturateToInt8Int16x32 ...) => (VPMOVSWB256 ...) // pureVreg
   862  (SaturateToInt8Int32x4 ...) => (VPMOVSDB128_128 ...) // pureVreg
   863  (SaturateToInt8Int32x8 ...) => (VPMOVSDB128_256 ...) // pureVreg
   864  (SaturateToInt8Int32x16 ...) => (VPMOVSDB128_512 ...) // pureVreg
   865  (SaturateToInt8Int64x2 ...) => (VPMOVSQB128_128 ...) // pureVreg
   866  (SaturateToInt8Int64x4 ...) => (VPMOVSQB128_256 ...) // pureVreg
   867  (SaturateToInt8Int64x8 ...) => (VPMOVSQB128_512 ...) // pureVreg
   868  (SaturateToInt16Int32x4 ...) => (VPMOVSDW128_128 ...) // pureVreg
   869  (SaturateToInt16Int32x8 ...) => (VPMOVSDW128_256 ...) // pureVreg
   870  (SaturateToInt16Int32x16 ...) => (VPMOVSDW256 ...) // pureVreg
   871  (SaturateToInt16Int64x2 ...) => (VPMOVSQW128_128 ...) // pureVreg
   872  (SaturateToInt16Int64x4 ...) => (VPMOVSQW128_256 ...) // pureVreg
   873  (SaturateToInt16Int64x8 ...) => (VPMOVSQW128_512 ...) // pureVreg
   874  (SaturateToInt16ConcatInt32x4 ...) => (VPACKSSDW128 ...) // pureVreg
   875  (SaturateToInt16ConcatGroupedInt32x8 ...) => (VPACKSSDW256 ...) // pureVreg
   876  (SaturateToInt16ConcatGroupedInt32x16 ...) => (VPACKSSDW512 ...) // pureVreg
   877  (SaturateToInt32Int64x2 ...) => (VPMOVSQD128_128 ...) // pureVreg
   878  (SaturateToInt32Int64x4 ...) => (VPMOVSQD128_256 ...) // pureVreg
   879  (SaturateToInt32Int64x8 ...) => (VPMOVSQD256 ...) // pureVreg
   880  (SaturateToUint8Uint16x8 ...) => (VPMOVUSWB128_128 ...) // pureVreg
   881  (SaturateToUint8Uint16x16 ...) => (VPMOVUSWB128_256 ...) // pureVreg
   882  (SaturateToUint8Uint16x32 ...) => (VPMOVUSWB256 ...) // pureVreg
   883  (SaturateToUint8Uint32x4 ...) => (VPMOVUSDB128_128 ...) // pureVreg
   884  (SaturateToUint8Uint32x8 ...) => (VPMOVUSDB128_256 ...) // pureVreg
   885  (SaturateToUint8Uint32x16 ...) => (VPMOVUSDB128_512 ...) // pureVreg
   886  (SaturateToUint8Uint64x2 ...) => (VPMOVUSQB128_128 ...) // pureVreg
   887  (SaturateToUint8Uint64x4 ...) => (VPMOVUSQB128_256 ...) // pureVreg
   888  (SaturateToUint8Uint64x8 ...) => (VPMOVUSQB128_512 ...) // pureVreg
   889  (SaturateToUint16Uint32x4 ...) => (VPMOVUSDW128_128 ...) // pureVreg
   890  (SaturateToUint16Uint32x8 ...) => (VPMOVUSDW128_256 ...) // pureVreg
   891  (SaturateToUint16Uint32x16 ...) => (VPMOVUSDW256 ...) // pureVreg
   892  (SaturateToUint16Uint64x2 ...) => (VPMOVUSQW128_128 ...) // pureVreg
   893  (SaturateToUint16Uint64x4 ...) => (VPMOVUSQW128_256 ...) // pureVreg
   894  (SaturateToUint16Uint64x8 ...) => (VPMOVUSQW128_512 ...) // pureVreg
   895  (SaturateToUint16ConcatInt32x4 ...) => (VPACKUSDW128 ...) // pureVreg
   896  (SaturateToUint16ConcatGroupedInt32x8 ...) => (VPACKUSDW256 ...) // pureVreg
   897  (SaturateToUint16ConcatGroupedInt32x16 ...) => (VPACKUSDW512 ...) // pureVreg
   898  (SaturateToUint32Uint64x2 ...) => (VPMOVUSQD128_128 ...) // pureVreg
   899  (SaturateToUint32Uint64x4 ...) => (VPMOVUSQD128_256 ...) // pureVreg
   900  (SaturateToUint32Uint64x8 ...) => (VPMOVUSQD256 ...) // pureVreg
   901  (ScaleFloat32x4 ...) => (VSCALEFPS128 ...) // pureVreg
   902  (ScaleFloat32x8 ...) => (VSCALEFPS256 ...) // pureVreg
   903  (ScaleFloat32x16 ...) => (VSCALEFPS512 ...) // pureVreg
   904  (ScaleFloat64x2 ...) => (VSCALEFPD128 ...) // pureVreg
   905  (ScaleFloat64x4 ...) => (VSCALEFPD256 ...) // pureVreg
   906  (ScaleFloat64x8 ...) => (VSCALEFPD512 ...) // pureVreg
   907  (SetElemFloat32x4 ...) => (VPINSRD128 ...) // pureVreg
   908  (SetElemFloat64x2 ...) => (VPINSRQ128 ...) // pureVreg
   909  (SetElemInt8x16 ...) => (VPINSRB128 ...) // pureVreg
   910  (SetElemInt16x8 ...) => (VPINSRW128 ...) // pureVreg
   911  (SetElemInt32x4 ...) => (VPINSRD128 ...) // pureVreg
   912  (SetElemInt64x2 ...) => (VPINSRQ128 ...) // pureVreg
   913  (SetElemUint8x16 ...) => (VPINSRB128 ...) // pureVreg
   914  (SetElemUint16x8 ...) => (VPINSRW128 ...) // pureVreg
   915  (SetElemUint32x4 ...) => (VPINSRD128 ...) // pureVreg
   916  (SetElemUint64x2 ...) => (VPINSRQ128 ...) // pureVreg
   917  (SetHiFloat32x8 x y) => (VINSERTF128256 [1] x y) // pureVreg
   918  (SetHiFloat32x16 x y) => (VINSERTF64X4512 [1] x y) // pureVreg
   919  (SetHiFloat64x4 x y) => (VINSERTF128256 [1] x y) // pureVreg
   920  (SetHiFloat64x8 x y) => (VINSERTF64X4512 [1] x y) // pureVreg
   921  (SetHiInt8x32 x y) => (VINSERTI128256 [1] x y) // pureVreg
   922  (SetHiInt8x64 x y) => (VINSERTI64X4512 [1] x y) // pureVreg
   923  (SetHiInt16x16 x y) => (VINSERTI128256 [1] x y) // pureVreg
   924  (SetHiInt16x32 x y) => (VINSERTI64X4512 [1] x y) // pureVreg
   925  (SetHiInt32x8 x y) => (VINSERTI128256 [1] x y) // pureVreg
   926  (SetHiInt32x16 x y) => (VINSERTI64X4512 [1] x y) // pureVreg
   927  (SetHiInt64x4 x y) => (VINSERTI128256 [1] x y) // pureVreg
   928  (SetHiInt64x8 x y) => (VINSERTI64X4512 [1] x y) // pureVreg
   929  (SetHiUint8x32 x y) => (VINSERTI128256 [1] x y) // pureVreg
   930  (SetHiUint8x64 x y) => (VINSERTI64X4512 [1] x y) // pureVreg
   931  (SetHiUint16x16 x y) => (VINSERTI128256 [1] x y) // pureVreg
   932  (SetHiUint16x32 x y) => (VINSERTI64X4512 [1] x y) // pureVreg
   933  (SetHiUint32x8 x y) => (VINSERTI128256 [1] x y) // pureVreg
   934  (SetHiUint32x16 x y) => (VINSERTI64X4512 [1] x y) // pureVreg
   935  (SetHiUint64x4 x y) => (VINSERTI128256 [1] x y) // pureVreg
   936  (SetHiUint64x8 x y) => (VINSERTI64X4512 [1] x y) // pureVreg
   937  (SetLoFloat32x8 x y) => (VINSERTF128256 [0] x y) // pureVreg
   938  (SetLoFloat32x16 x y) => (VINSERTF64X4512 [0] x y) // pureVreg
   939  (SetLoFloat64x4 x y) => (VINSERTF128256 [0] x y) // pureVreg
   940  (SetLoFloat64x8 x y) => (VINSERTF64X4512 [0] x y) // pureVreg
   941  (SetLoInt8x32 x y) => (VINSERTI128256 [0] x y) // pureVreg
   942  (SetLoInt8x64 x y) => (VINSERTI64X4512 [0] x y) // pureVreg
   943  (SetLoInt16x16 x y) => (VINSERTI128256 [0] x y) // pureVreg
   944  (SetLoInt16x32 x y) => (VINSERTI64X4512 [0] x y) // pureVreg
   945  (SetLoInt32x8 x y) => (VINSERTI128256 [0] x y) // pureVreg
   946  (SetLoInt32x16 x y) => (VINSERTI64X4512 [0] x y) // pureVreg
   947  (SetLoInt64x4 x y) => (VINSERTI128256 [0] x y) // pureVreg
   948  (SetLoInt64x8 x y) => (VINSERTI64X4512 [0] x y) // pureVreg
   949  (SetLoUint8x32 x y) => (VINSERTI128256 [0] x y) // pureVreg
   950  (SetLoUint8x64 x y) => (VINSERTI64X4512 [0] x y) // pureVreg
   951  (SetLoUint16x16 x y) => (VINSERTI128256 [0] x y) // pureVreg
   952  (SetLoUint16x32 x y) => (VINSERTI64X4512 [0] x y) // pureVreg
   953  (SetLoUint32x8 x y) => (VINSERTI128256 [0] x y) // pureVreg
   954  (SetLoUint32x16 x y) => (VINSERTI64X4512 [0] x y) // pureVreg
   955  (SetLoUint64x4 x y) => (VINSERTI128256 [0] x y) // pureVreg
   956  (SetLoUint64x8 x y) => (VINSERTI64X4512 [0] x y) // pureVreg
   957  (ShiftAllLeftInt16x8 ...) => (VPSLLW128 ...) // pureVreg
   958  (VPSLLW128 x (MOVQconst [c])) => (VPSLLW128const [amd64CapAVXShift(c)] x) // sftimm
   959  (ShiftAllLeftInt16x16 ...) => (VPSLLW256 ...) // pureVreg
   960  (VPSLLW256 x (MOVQconst [c])) => (VPSLLW256const [amd64CapAVXShift(c)] x) // sftimm
   961  (ShiftAllLeftInt16x32 ...) => (VPSLLW512 ...) // pureVreg
   962  (VPSLLW512 x (MOVQconst [c])) => (VPSLLW512const [amd64CapAVXShift(c)] x) // sftimm
   963  (ShiftAllLeftInt32x4 ...) => (VPSLLD128 ...) // pureVreg
   964  (VPSLLD128 x (MOVQconst [c])) => (VPSLLD128const [amd64CapAVXShift(c)] x) // sftimm
   965  (ShiftAllLeftInt32x8 ...) => (VPSLLD256 ...) // pureVreg
   966  (VPSLLD256 x (MOVQconst [c])) => (VPSLLD256const [amd64CapAVXShift(c)] x) // sftimm
   967  (ShiftAllLeftInt32x16 ...) => (VPSLLD512 ...) // pureVreg
   968  (VPSLLD512 x (MOVQconst [c])) => (VPSLLD512const [amd64CapAVXShift(c)] x) // sftimm
   969  (ShiftAllLeftInt64x2 ...) => (VPSLLQ128 ...) // pureVreg
   970  (VPSLLQ128 x (MOVQconst [c])) => (VPSLLQ128const [amd64CapAVXShift(c)] x) // sftimm
   971  (ShiftAllLeftInt64x4 ...) => (VPSLLQ256 ...) // pureVreg
   972  (VPSLLQ256 x (MOVQconst [c])) => (VPSLLQ256const [amd64CapAVXShift(c)] x) // sftimm
   973  (ShiftAllLeftInt64x8 ...) => (VPSLLQ512 ...) // pureVreg
   974  (VPSLLQ512 x (MOVQconst [c])) => (VPSLLQ512const [amd64CapAVXShift(c)] x) // sftimm
   975  (ShiftAllLeftUint16x8 ...) => (VPSLLW128 ...) // pureVreg
   976  (ShiftAllLeftUint16x16 ...) => (VPSLLW256 ...) // pureVreg
   977  (ShiftAllLeftUint16x32 ...) => (VPSLLW512 ...) // pureVreg
   978  (ShiftAllLeftUint32x4 ...) => (VPSLLD128 ...) // pureVreg
   979  (ShiftAllLeftUint32x8 ...) => (VPSLLD256 ...) // pureVreg
   980  (ShiftAllLeftUint32x16 ...) => (VPSLLD512 ...) // pureVreg
   981  (ShiftAllLeftUint64x2 ...) => (VPSLLQ128 ...) // pureVreg
   982  (ShiftAllLeftUint64x4 ...) => (VPSLLQ256 ...) // pureVreg
   983  (ShiftAllLeftUint64x8 ...) => (VPSLLQ512 ...) // pureVreg
   984  (ShiftAllLeftConcatMod16Int16x8 ...) => (VPSHLDW128 ...) // pureVreg
   985  (ShiftAllLeftConcatMod16Int16x16 ...) => (VPSHLDW256 ...) // pureVreg
   986  (ShiftAllLeftConcatMod16Int16x32 ...) => (VPSHLDW512 ...) // pureVreg
   987  (ShiftAllLeftConcatMod16Uint16x8 ...) => (VPSHLDW128 ...) // pureVreg
   988  (ShiftAllLeftConcatMod16Uint16x16 ...) => (VPSHLDW256 ...) // pureVreg
   989  (ShiftAllLeftConcatMod16Uint16x32 ...) => (VPSHLDW512 ...) // pureVreg
   990  (ShiftAllLeftConcatMod32Int32x4 ...) => (VPSHLDD128 ...) // pureVreg
   991  (ShiftAllLeftConcatMod32Int32x8 ...) => (VPSHLDD256 ...) // pureVreg
   992  (ShiftAllLeftConcatMod32Int32x16 ...) => (VPSHLDD512 ...) // pureVreg
   993  (ShiftAllLeftConcatMod32Uint32x4 ...) => (VPSHLDD128 ...) // pureVreg
   994  (ShiftAllLeftConcatMod32Uint32x8 ...) => (VPSHLDD256 ...) // pureVreg
   995  (ShiftAllLeftConcatMod32Uint32x16 ...) => (VPSHLDD512 ...) // pureVreg
   996  (ShiftAllLeftConcatMod64Int64x2 ...) => (VPSHLDQ128 ...) // pureVreg
   997  (ShiftAllLeftConcatMod64Int64x4 ...) => (VPSHLDQ256 ...) // pureVreg
   998  (ShiftAllLeftConcatMod64Int64x8 ...) => (VPSHLDQ512 ...) // pureVreg
   999  (ShiftAllLeftConcatMod64Uint64x2 ...) => (VPSHLDQ128 ...) // pureVreg
  1000  (ShiftAllLeftConcatMod64Uint64x4 ...) => (VPSHLDQ256 ...) // pureVreg
  1001  (ShiftAllLeftConcatMod64Uint64x8 ...) => (VPSHLDQ512 ...) // pureVreg
  1002  (VPSLLWMasked128 x (MOVQconst [c]) mask) => (VPSLLWMasked128const [amd64CapAVXShift(c)] x mask) // masksftimm
  1003  (VPSLLWMasked256 x (MOVQconst [c]) mask) => (VPSLLWMasked256const [amd64CapAVXShift(c)] x mask) // masksftimm
  1004  (VPSLLWMasked512 x (MOVQconst [c]) mask) => (VPSLLWMasked512const [amd64CapAVXShift(c)] x mask) // masksftimm
  1005  (VPSLLDMasked128 x (MOVQconst [c]) mask) => (VPSLLDMasked128const [amd64CapAVXShift(c)] x mask) // masksftimm
  1006  (VPSLLDMasked256 x (MOVQconst [c]) mask) => (VPSLLDMasked256const [amd64CapAVXShift(c)] x mask) // masksftimm
  1007  (VPSLLDMasked512 x (MOVQconst [c]) mask) => (VPSLLDMasked512const [amd64CapAVXShift(c)] x mask) // masksftimm
  1008  (VPSLLQMasked128 x (MOVQconst [c]) mask) => (VPSLLQMasked128const [amd64CapAVXShift(c)] x mask) // masksftimm
  1009  (VPSLLQMasked256 x (MOVQconst [c]) mask) => (VPSLLQMasked256const [amd64CapAVXShift(c)] x mask) // masksftimm
  1010  (VPSLLQMasked512 x (MOVQconst [c]) mask) => (VPSLLQMasked512const [amd64CapAVXShift(c)] x mask) // masksftimm
  1011  (ShiftAllRightInt16x8 ...) => (VPSRAW128 ...) // pureVreg
  1012  (VPSRAW128 x (MOVQconst [c])) => (VPSRAW128const [amd64CapAVXShift(c)] x) // sftimm
  1013  (ShiftAllRightInt16x16 ...) => (VPSRAW256 ...) // pureVreg
  1014  (VPSRAW256 x (MOVQconst [c])) => (VPSRAW256const [amd64CapAVXShift(c)] x) // sftimm
  1015  (ShiftAllRightInt16x32 ...) => (VPSRAW512 ...) // pureVreg
  1016  (VPSRAW512 x (MOVQconst [c])) => (VPSRAW512const [amd64CapAVXShift(c)] x) // sftimm
  1017  (ShiftAllRightInt32x4 ...) => (VPSRAD128 ...) // pureVreg
  1018  (VPSRAD128 x (MOVQconst [c])) => (VPSRAD128const [amd64CapAVXShift(c)] x) // sftimm
  1019  (ShiftAllRightInt32x8 ...) => (VPSRAD256 ...) // pureVreg
  1020  (VPSRAD256 x (MOVQconst [c])) => (VPSRAD256const [amd64CapAVXShift(c)] x) // sftimm
  1021  (ShiftAllRightInt32x16 ...) => (VPSRAD512 ...) // pureVreg
  1022  (VPSRAD512 x (MOVQconst [c])) => (VPSRAD512const [amd64CapAVXShift(c)] x) // sftimm
  1023  (ShiftAllRightInt64x2 ...) => (VPSRAQ128 ...) // pureVreg
  1024  (VPSRAQ128 x (MOVQconst [c])) => (VPSRAQ128const [amd64CapAVXShift(c)] x) // sftimm
  1025  (ShiftAllRightInt64x4 ...) => (VPSRAQ256 ...) // pureVreg
  1026  (VPSRAQ256 x (MOVQconst [c])) => (VPSRAQ256const [amd64CapAVXShift(c)] x) // sftimm
  1027  (ShiftAllRightInt64x8 ...) => (VPSRAQ512 ...) // pureVreg
  1028  (VPSRAQ512 x (MOVQconst [c])) => (VPSRAQ512const [amd64CapAVXShift(c)] x) // sftimm
  1029  (ShiftAllRightUint16x8 ...) => (VPSRLW128 ...) // pureVreg
  1030  (VPSRLW128 x (MOVQconst [c])) => (VPSRLW128const [amd64CapAVXShift(c)] x) // sftimm
  1031  (ShiftAllRightUint16x16 ...) => (VPSRLW256 ...) // pureVreg
  1032  (VPSRLW256 x (MOVQconst [c])) => (VPSRLW256const [amd64CapAVXShift(c)] x) // sftimm
  1033  (ShiftAllRightUint16x32 ...) => (VPSRLW512 ...) // pureVreg
  1034  (VPSRLW512 x (MOVQconst [c])) => (VPSRLW512const [amd64CapAVXShift(c)] x) // sftimm
  1035  (ShiftAllRightUint32x4 ...) => (VPSRLD128 ...) // pureVreg
  1036  (VPSRLD128 x (MOVQconst [c])) => (VPSRLD128const [amd64CapAVXShift(c)] x) // sftimm
  1037  (ShiftAllRightUint32x8 ...) => (VPSRLD256 ...) // pureVreg
  1038  (VPSRLD256 x (MOVQconst [c])) => (VPSRLD256const [amd64CapAVXShift(c)] x) // sftimm
  1039  (ShiftAllRightUint32x16 ...) => (VPSRLD512 ...) // pureVreg
  1040  (VPSRLD512 x (MOVQconst [c])) => (VPSRLD512const [amd64CapAVXShift(c)] x) // sftimm
  1041  (ShiftAllRightUint64x2 ...) => (VPSRLQ128 ...) // pureVreg
  1042  (VPSRLQ128 x (MOVQconst [c])) => (VPSRLQ128const [amd64CapAVXShift(c)] x) // sftimm
  1043  (ShiftAllRightUint64x4 ...) => (VPSRLQ256 ...) // pureVreg
  1044  (VPSRLQ256 x (MOVQconst [c])) => (VPSRLQ256const [amd64CapAVXShift(c)] x) // sftimm
  1045  (ShiftAllRightUint64x8 ...) => (VPSRLQ512 ...) // pureVreg
  1046  (VPSRLQ512 x (MOVQconst [c])) => (VPSRLQ512const [amd64CapAVXShift(c)] x) // sftimm
  1047  (ShiftAllRightConcatMod16Int16x8 ...) => (VPSHRDW128 ...) // pureVreg
  1048  (ShiftAllRightConcatMod16Int16x16 ...) => (VPSHRDW256 ...) // pureVreg
  1049  (ShiftAllRightConcatMod16Int16x32 ...) => (VPSHRDW512 ...) // pureVreg
  1050  (ShiftAllRightConcatMod16Uint16x8 ...) => (VPSHRDW128 ...) // pureVreg
  1051  (ShiftAllRightConcatMod16Uint16x16 ...) => (VPSHRDW256 ...) // pureVreg
  1052  (ShiftAllRightConcatMod16Uint16x32 ...) => (VPSHRDW512 ...) // pureVreg
  1053  (ShiftAllRightConcatMod32Int32x4 ...) => (VPSHRDD128 ...) // pureVreg
  1054  (ShiftAllRightConcatMod32Int32x8 ...) => (VPSHRDD256 ...) // pureVreg
  1055  (ShiftAllRightConcatMod32Int32x16 ...) => (VPSHRDD512 ...) // pureVreg
  1056  (ShiftAllRightConcatMod32Uint32x4 ...) => (VPSHRDD128 ...) // pureVreg
  1057  (ShiftAllRightConcatMod32Uint32x8 ...) => (VPSHRDD256 ...) // pureVreg
  1058  (ShiftAllRightConcatMod32Uint32x16 ...) => (VPSHRDD512 ...) // pureVreg
  1059  (ShiftAllRightConcatMod64Int64x2 ...) => (VPSHRDQ128 ...) // pureVreg
  1060  (ShiftAllRightConcatMod64Int64x4 ...) => (VPSHRDQ256 ...) // pureVreg
  1061  (ShiftAllRightConcatMod64Int64x8 ...) => (VPSHRDQ512 ...) // pureVreg
  1062  (ShiftAllRightConcatMod64Uint64x2 ...) => (VPSHRDQ128 ...) // pureVreg
  1063  (ShiftAllRightConcatMod64Uint64x4 ...) => (VPSHRDQ256 ...) // pureVreg
  1064  (ShiftAllRightConcatMod64Uint64x8 ...) => (VPSHRDQ512 ...) // pureVreg
  1065  (VPSRAWMasked128 x (MOVQconst [c]) mask) => (VPSRAWMasked128const [amd64CapAVXShift(c)] x mask) // masksftimm
  1066  (VPSRAWMasked256 x (MOVQconst [c]) mask) => (VPSRAWMasked256const [amd64CapAVXShift(c)] x mask) // masksftimm
  1067  (VPSRAWMasked512 x (MOVQconst [c]) mask) => (VPSRAWMasked512const [amd64CapAVXShift(c)] x mask) // masksftimm
  1068  (VPSRADMasked128 x (MOVQconst [c]) mask) => (VPSRADMasked128const [amd64CapAVXShift(c)] x mask) // masksftimm
  1069  (VPSRADMasked256 x (MOVQconst [c]) mask) => (VPSRADMasked256const [amd64CapAVXShift(c)] x mask) // masksftimm
  1070  (VPSRADMasked512 x (MOVQconst [c]) mask) => (VPSRADMasked512const [amd64CapAVXShift(c)] x mask) // masksftimm
  1071  (VPSRAQMasked128 x (MOVQconst [c]) mask) => (VPSRAQMasked128const [amd64CapAVXShift(c)] x mask) // masksftimm
  1072  (VPSRAQMasked256 x (MOVQconst [c]) mask) => (VPSRAQMasked256const [amd64CapAVXShift(c)] x mask) // masksftimm
  1073  (VPSRAQMasked512 x (MOVQconst [c]) mask) => (VPSRAQMasked512const [amd64CapAVXShift(c)] x mask) // masksftimm
  1074  (VPSRLWMasked128 x (MOVQconst [c]) mask) => (VPSRLWMasked128const [amd64CapAVXShift(c)] x mask) // masksftimm
  1075  (VPSRLWMasked256 x (MOVQconst [c]) mask) => (VPSRLWMasked256const [amd64CapAVXShift(c)] x mask) // masksftimm
  1076  (VPSRLWMasked512 x (MOVQconst [c]) mask) => (VPSRLWMasked512const [amd64CapAVXShift(c)] x mask) // masksftimm
  1077  (VPSRLDMasked128 x (MOVQconst [c]) mask) => (VPSRLDMasked128const [amd64CapAVXShift(c)] x mask) // masksftimm
  1078  (VPSRLDMasked256 x (MOVQconst [c]) mask) => (VPSRLDMasked256const [amd64CapAVXShift(c)] x mask) // masksftimm
  1079  (VPSRLDMasked512 x (MOVQconst [c]) mask) => (VPSRLDMasked512const [amd64CapAVXShift(c)] x mask) // masksftimm
  1080  (VPSRLQMasked128 x (MOVQconst [c]) mask) => (VPSRLQMasked128const [amd64CapAVXShift(c)] x mask) // masksftimm
  1081  (VPSRLQMasked256 x (MOVQconst [c]) mask) => (VPSRLQMasked256const [amd64CapAVXShift(c)] x mask) // masksftimm
  1082  (VPSRLQMasked512 x (MOVQconst [c]) mask) => (VPSRLQMasked512const [amd64CapAVXShift(c)] x mask) // masksftimm
  1083  (ShiftLeftInt16x8 ...) => (VPSLLVW128 ...) // pureVreg
  1084  (ShiftLeftInt16x16 ...) => (VPSLLVW256 ...) // pureVreg
  1085  (ShiftLeftInt16x32 ...) => (VPSLLVW512 ...) // pureVreg
  1086  (ShiftLeftInt32x4 ...) => (VPSLLVD128 ...) // pureVreg
  1087  (ShiftLeftInt32x8 ...) => (VPSLLVD256 ...) // pureVreg
  1088  (ShiftLeftInt32x16 ...) => (VPSLLVD512 ...) // pureVreg
  1089  (ShiftLeftInt64x2 ...) => (VPSLLVQ128 ...) // pureVreg
  1090  (ShiftLeftInt64x4 ...) => (VPSLLVQ256 ...) // pureVreg
  1091  (ShiftLeftInt64x8 ...) => (VPSLLVQ512 ...) // pureVreg
  1092  (ShiftLeftUint16x8 ...) => (VPSLLVW128 ...) // pureVreg
  1093  (ShiftLeftUint16x16 ...) => (VPSLLVW256 ...) // pureVreg
  1094  (ShiftLeftUint16x32 ...) => (VPSLLVW512 ...) // pureVreg
  1095  (ShiftLeftUint32x4 ...) => (VPSLLVD128 ...) // pureVreg
  1096  (ShiftLeftUint32x8 ...) => (VPSLLVD256 ...) // pureVreg
  1097  (ShiftLeftUint32x16 ...) => (VPSLLVD512 ...) // pureVreg
  1098  (ShiftLeftUint64x2 ...) => (VPSLLVQ128 ...) // pureVreg
  1099  (ShiftLeftUint64x4 ...) => (VPSLLVQ256 ...) // pureVreg
  1100  (ShiftLeftUint64x8 ...) => (VPSLLVQ512 ...) // pureVreg
  1101  (ShiftLeftConcatMod16Int16x8 ...) => (VPSHLDVW128 ...) // pureVreg
  1102  (ShiftLeftConcatMod16Int16x16 ...) => (VPSHLDVW256 ...) // pureVreg
  1103  (ShiftLeftConcatMod16Int16x32 ...) => (VPSHLDVW512 ...) // pureVreg
  1104  (ShiftLeftConcatMod16Uint16x8 ...) => (VPSHLDVW128 ...) // pureVreg
  1105  (ShiftLeftConcatMod16Uint16x16 ...) => (VPSHLDVW256 ...) // pureVreg
  1106  (ShiftLeftConcatMod16Uint16x32 ...) => (VPSHLDVW512 ...) // pureVreg
  1107  (ShiftLeftConcatMod32Int32x4 ...) => (VPSHLDVD128 ...) // pureVreg
  1108  (ShiftLeftConcatMod32Int32x8 ...) => (VPSHLDVD256 ...) // pureVreg
  1109  (ShiftLeftConcatMod32Int32x16 ...) => (VPSHLDVD512 ...) // pureVreg
  1110  (ShiftLeftConcatMod32Uint32x4 ...) => (VPSHLDVD128 ...) // pureVreg
  1111  (ShiftLeftConcatMod32Uint32x8 ...) => (VPSHLDVD256 ...) // pureVreg
  1112  (ShiftLeftConcatMod32Uint32x16 ...) => (VPSHLDVD512 ...) // pureVreg
  1113  (ShiftLeftConcatMod64Int64x2 ...) => (VPSHLDVQ128 ...) // pureVreg
  1114  (ShiftLeftConcatMod64Int64x4 ...) => (VPSHLDVQ256 ...) // pureVreg
  1115  (ShiftLeftConcatMod64Int64x8 ...) => (VPSHLDVQ512 ...) // pureVreg
  1116  (ShiftLeftConcatMod64Uint64x2 ...) => (VPSHLDVQ128 ...) // pureVreg
  1117  (ShiftLeftConcatMod64Uint64x4 ...) => (VPSHLDVQ256 ...) // pureVreg
  1118  (ShiftLeftConcatMod64Uint64x8 ...) => (VPSHLDVQ512 ...) // pureVreg
  1119  (ShiftRightInt16x8 ...) => (VPSRAVW128 ...) // pureVreg
  1120  (ShiftRightInt16x16 ...) => (VPSRAVW256 ...) // pureVreg
  1121  (ShiftRightInt16x32 ...) => (VPSRAVW512 ...) // pureVreg
  1122  (ShiftRightInt32x4 ...) => (VPSRAVD128 ...) // pureVreg
  1123  (ShiftRightInt32x8 ...) => (VPSRAVD256 ...) // pureVreg
  1124  (ShiftRightInt32x16 ...) => (VPSRAVD512 ...) // pureVreg
  1125  (ShiftRightInt64x2 ...) => (VPSRAVQ128 ...) // pureVreg
  1126  (ShiftRightInt64x4 ...) => (VPSRAVQ256 ...) // pureVreg
  1127  (ShiftRightInt64x8 ...) => (VPSRAVQ512 ...) // pureVreg
  1128  (ShiftRightUint16x8 ...) => (VPSRLVW128 ...) // pureVreg
  1129  (ShiftRightUint16x16 ...) => (VPSRLVW256 ...) // pureVreg
  1130  (ShiftRightUint16x32 ...) => (VPSRLVW512 ...) // pureVreg
  1131  (ShiftRightUint32x4 ...) => (VPSRLVD128 ...) // pureVreg
  1132  (ShiftRightUint32x8 ...) => (VPSRLVD256 ...) // pureVreg
  1133  (ShiftRightUint32x16 ...) => (VPSRLVD512 ...) // pureVreg
  1134  (ShiftRightUint64x2 ...) => (VPSRLVQ128 ...) // pureVreg
  1135  (ShiftRightUint64x4 ...) => (VPSRLVQ256 ...) // pureVreg
  1136  (ShiftRightUint64x8 ...) => (VPSRLVQ512 ...) // pureVreg
  1137  (ShiftRightConcatMod16Int16x8 ...) => (VPSHRDVW128 ...) // pureVreg
  1138  (ShiftRightConcatMod16Int16x16 ...) => (VPSHRDVW256 ...) // pureVreg
  1139  (ShiftRightConcatMod16Int16x32 ...) => (VPSHRDVW512 ...) // pureVreg
  1140  (ShiftRightConcatMod16Uint16x8 ...) => (VPSHRDVW128 ...) // pureVreg
  1141  (ShiftRightConcatMod16Uint16x16 ...) => (VPSHRDVW256 ...) // pureVreg
  1142  (ShiftRightConcatMod16Uint16x32 ...) => (VPSHRDVW512 ...) // pureVreg
  1143  (ShiftRightConcatMod32Int32x4 ...) => (VPSHRDVD128 ...) // pureVreg
  1144  (ShiftRightConcatMod32Int32x8 ...) => (VPSHRDVD256 ...) // pureVreg
  1145  (ShiftRightConcatMod32Int32x16 ...) => (VPSHRDVD512 ...) // pureVreg
  1146  (ShiftRightConcatMod32Uint32x4 ...) => (VPSHRDVD128 ...) // pureVreg
  1147  (ShiftRightConcatMod32Uint32x8 ...) => (VPSHRDVD256 ...) // pureVreg
  1148  (ShiftRightConcatMod32Uint32x16 ...) => (VPSHRDVD512 ...) // pureVreg
  1149  (ShiftRightConcatMod64Int64x2 ...) => (VPSHRDVQ128 ...) // pureVreg
  1150  (ShiftRightConcatMod64Int64x4 ...) => (VPSHRDVQ256 ...) // pureVreg
  1151  (ShiftRightConcatMod64Int64x8 ...) => (VPSHRDVQ512 ...) // pureVreg
  1152  (ShiftRightConcatMod64Uint64x2 ...) => (VPSHRDVQ128 ...) // pureVreg
  1153  (ShiftRightConcatMod64Uint64x4 ...) => (VPSHRDVQ256 ...) // pureVreg
  1154  (ShiftRightConcatMod64Uint64x8 ...) => (VPSHRDVQ512 ...) // pureVreg
  1155  (SqrtFloat32x4 ...) => (VSQRTPS128 ...) // pureVreg
  1156  (SqrtFloat32x8 ...) => (VSQRTPS256 ...) // pureVreg
  1157  (SqrtFloat32x16 ...) => (VSQRTPS512 ...) // pureVreg
  1158  (SqrtFloat64x2 ...) => (VSQRTPD128 ...) // pureVreg
  1159  (SqrtFloat64x4 ...) => (VSQRTPD256 ...) // pureVreg
  1160  (SqrtFloat64x8 ...) => (VSQRTPD512 ...) // pureVreg
  1161  (SubFloat32x4 ...) => (VSUBPS128 ...) // pureVreg
  1162  (SubFloat32x8 ...) => (VSUBPS256 ...) // pureVreg
  1163  (SubFloat32x16 ...) => (VSUBPS512 ...) // pureVreg
  1164  (SubFloat64x2 ...) => (VSUBPD128 ...) // pureVreg
  1165  (SubFloat64x4 ...) => (VSUBPD256 ...) // pureVreg
  1166  (SubFloat64x8 ...) => (VSUBPD512 ...) // pureVreg
  1167  (SubInt8x16 ...) => (VPSUBB128 ...) // pureVreg
  1168  (SubInt8x32 ...) => (VPSUBB256 ...) // pureVreg
  1169  (SubInt8x64 ...) => (VPSUBB512 ...) // pureVreg
  1170  (SubInt16x8 ...) => (VPSUBW128 ...) // pureVreg
  1171  (SubInt16x16 ...) => (VPSUBW256 ...) // pureVreg
  1172  (SubInt16x32 ...) => (VPSUBW512 ...) // pureVreg
  1173  (SubInt32x4 ...) => (VPSUBD128 ...) // pureVreg
  1174  (SubInt32x8 ...) => (VPSUBD256 ...) // pureVreg
  1175  (SubInt32x16 ...) => (VPSUBD512 ...) // pureVreg
  1176  (SubInt64x2 ...) => (VPSUBQ128 ...) // pureVreg
  1177  (SubInt64x4 ...) => (VPSUBQ256 ...) // pureVreg
  1178  (SubInt64x8 ...) => (VPSUBQ512 ...) // pureVreg
  1179  (SubUint8x16 ...) => (VPSUBB128 ...) // pureVreg
  1180  (SubUint8x32 ...) => (VPSUBB256 ...) // pureVreg
  1181  (SubUint8x64 ...) => (VPSUBB512 ...) // pureVreg
  1182  (SubUint16x8 ...) => (VPSUBW128 ...) // pureVreg
  1183  (SubUint16x16 ...) => (VPSUBW256 ...) // pureVreg
  1184  (SubUint16x32 ...) => (VPSUBW512 ...) // pureVreg
  1185  (SubUint32x4 ...) => (VPSUBD128 ...) // pureVreg
  1186  (SubUint32x8 ...) => (VPSUBD256 ...) // pureVreg
  1187  (SubUint32x16 ...) => (VPSUBD512 ...) // pureVreg
  1188  (SubUint64x2 ...) => (VPSUBQ128 ...) // pureVreg
  1189  (SubUint64x4 ...) => (VPSUBQ256 ...) // pureVreg
  1190  (SubUint64x8 ...) => (VPSUBQ512 ...) // pureVreg
  1191  (SubSaturatedInt8x16 ...) => (VPSUBSB128 ...) // pureVreg
  1192  (SubSaturatedInt8x32 ...) => (VPSUBSB256 ...) // pureVreg
  1193  (SubSaturatedInt8x64 ...) => (VPSUBSB512 ...) // pureVreg
  1194  (SubSaturatedInt16x8 ...) => (VPSUBSW128 ...) // pureVreg
  1195  (SubSaturatedInt16x16 ...) => (VPSUBSW256 ...) // pureVreg
  1196  (SubSaturatedInt16x32 ...) => (VPSUBSW512 ...) // pureVreg
  1197  (SubSaturatedUint8x16 ...) => (VPSUBUSB128 ...) // pureVreg
  1198  (SubSaturatedUint8x32 ...) => (VPSUBUSB256 ...) // pureVreg
  1199  (SubSaturatedUint8x64 ...) => (VPSUBUSB512 ...) // pureVreg
  1200  (SubSaturatedUint16x8 ...) => (VPSUBUSW128 ...) // pureVreg
  1201  (SubSaturatedUint16x16 ...) => (VPSUBUSW256 ...) // pureVreg
  1202  (SubSaturatedUint16x32 ...) => (VPSUBUSW512 ...) // pureVreg
  1203  (SumOf8AbsDiffUint8x16 ...) => (VPSADBW128 ...) // pureVreg
  1204  (SumOf8AbsDiffUint8x32 ...) => (VPSADBW256 ...) // pureVreg
  1205  (SumOf8AbsDiffUint8x64 ...) => (VPSADBW512 ...) // pureVreg
  1206  (TruncFloat32x4 x) => (VROUNDPS128 [3] x) // pureVreg
  1207  (TruncFloat32x8 x) => (VROUNDPS256 [3] x) // pureVreg
  1208  (TruncFloat64x2 x) => (VROUNDPD128 [3] x) // pureVreg
  1209  (TruncFloat64x4 x) => (VROUNDPD256 [3] x) // pureVreg
  1210  (TruncScaledFloat32x4 [a] x) => (VRNDSCALEPS128 [a+3] x) // pureVreg
  1211  (TruncScaledFloat32x8 [a] x) => (VRNDSCALEPS256 [a+3] x) // pureVreg
  1212  (TruncScaledFloat32x16 [a] x) => (VRNDSCALEPS512 [a+3] x) // pureVreg
  1213  (TruncScaledFloat64x2 [a] x) => (VRNDSCALEPD128 [a+3] x) // pureVreg
  1214  (TruncScaledFloat64x4 [a] x) => (VRNDSCALEPD256 [a+3] x) // pureVreg
  1215  (TruncScaledFloat64x8 [a] x) => (VRNDSCALEPD512 [a+3] x) // pureVreg
  1216  (TruncScaledResidueFloat32x4 [a] x) => (VREDUCEPS128 [a+3] x) // pureVreg
  1217  (TruncScaledResidueFloat32x8 [a] x) => (VREDUCEPS256 [a+3] x) // pureVreg
  1218  (TruncScaledResidueFloat32x16 [a] x) => (VREDUCEPS512 [a+3] x) // pureVreg
  1219  (TruncScaledResidueFloat64x2 [a] x) => (VREDUCEPD128 [a+3] x) // pureVreg
  1220  (TruncScaledResidueFloat64x4 [a] x) => (VREDUCEPD256 [a+3] x) // pureVreg
  1221  (TruncScaledResidueFloat64x8 [a] x) => (VREDUCEPD512 [a+3] x) // pureVreg
  1222  (TruncToInt8Int16x8 ...) => (VPMOVWB128_128 ...) // pureVreg
  1223  (TruncToInt8Int16x16 ...) => (VPMOVWB128_256 ...) // pureVreg
  1224  (TruncToInt8Int16x32 ...) => (VPMOVWB256 ...) // pureVreg
  1225  (TruncToInt8Int32x4 ...) => (VPMOVDB128_128 ...) // pureVreg
  1226  (TruncToInt8Int32x8 ...) => (VPMOVDB128_256 ...) // pureVreg
  1227  (TruncToInt8Int32x16 ...) => (VPMOVDB128_512 ...) // pureVreg
  1228  (TruncToInt8Int64x2 ...) => (VPMOVQB128_128 ...) // pureVreg
  1229  (TruncToInt8Int64x4 ...) => (VPMOVQB128_256 ...) // pureVreg
  1230  (TruncToInt8Int64x8 ...) => (VPMOVQB128_512 ...) // pureVreg
  1231  (TruncToInt16Int32x4 ...) => (VPMOVDW128_128 ...) // pureVreg
  1232  (TruncToInt16Int32x8 ...) => (VPMOVDW128_256 ...) // pureVreg
  1233  (TruncToInt16Int32x16 ...) => (VPMOVDW256 ...) // pureVreg
  1234  (TruncToInt16Int64x2 ...) => (VPMOVQW128_128 ...) // pureVreg
  1235  (TruncToInt16Int64x4 ...) => (VPMOVQW128_256 ...) // pureVreg
  1236  (TruncToInt16Int64x8 ...) => (VPMOVQW128_512 ...) // pureVreg
  1237  (TruncToInt32Int64x2 ...) => (VPMOVQD128_128 ...) // pureVreg
  1238  (TruncToInt32Int64x4 ...) => (VPMOVQD128_256 ...) // pureVreg
  1239  (TruncToInt32Int64x8 ...) => (VPMOVQD256 ...) // pureVreg
  1240  (TruncToUint8Uint16x8 ...) => (VPMOVWB128_128 ...) // pureVreg
  1241  (TruncToUint8Uint16x16 ...) => (VPMOVWB128_256 ...) // pureVreg
  1242  (TruncToUint8Uint16x32 ...) => (VPMOVWB256 ...) // pureVreg
  1243  (TruncToUint8Uint32x4 ...) => (VPMOVDB128_128 ...) // pureVreg
  1244  (TruncToUint8Uint32x8 ...) => (VPMOVDB128_256 ...) // pureVreg
  1245  (TruncToUint8Uint32x16 ...) => (VPMOVDB128_512 ...) // pureVreg
  1246  (TruncToUint8Uint64x2 ...) => (VPMOVQB128_128 ...) // pureVreg
  1247  (TruncToUint8Uint64x4 ...) => (VPMOVQB128_256 ...) // pureVreg
  1248  (TruncToUint8Uint64x8 ...) => (VPMOVQB128_512 ...) // pureVreg
  1249  (TruncToUint16Uint32x4 ...) => (VPMOVDW128_128 ...) // pureVreg
  1250  (TruncToUint16Uint32x8 ...) => (VPMOVDW128_256 ...) // pureVreg
  1251  (TruncToUint16Uint32x16 ...) => (VPMOVDW256 ...) // pureVreg
  1252  (TruncToUint16Uint64x2 ...) => (VPMOVQW128_128 ...) // pureVreg
  1253  (TruncToUint16Uint64x4 ...) => (VPMOVQW128_256 ...) // pureVreg
  1254  (TruncToUint16Uint64x8 ...) => (VPMOVQW128_512 ...) // pureVreg
  1255  (TruncToUint32Uint64x2 ...) => (VPMOVQD128_128 ...) // pureVreg
  1256  (TruncToUint32Uint64x4 ...) => (VPMOVQD128_256 ...) // pureVreg
  1257  (TruncToUint32Uint64x8 ...) => (VPMOVQD256 ...) // pureVreg
  1258  (XorInt8x16 ...) => (VPXOR128 ...) // pureVreg
  1259  (XorInt8x32 ...) => (VPXOR256 ...) // pureVreg
  1260  (XorInt8x64 ...) => (VPXORD512 ...) // pureVreg
  1261  (XorInt16x8 ...) => (VPXOR128 ...) // pureVreg
  1262  (XorInt16x16 ...) => (VPXOR256 ...) // pureVreg
  1263  (XorInt16x32 ...) => (VPXORD512 ...) // pureVreg
  1264  (XorInt32x4 ...) => (VPXOR128 ...) // pureVreg
  1265  (XorInt32x8 ...) => (VPXOR256 ...) // pureVreg
  1266  (XorInt32x16 ...) => (VPXORD512 ...) // pureVreg
  1267  (XorInt64x2 ...) => (VPXOR128 ...) // pureVreg
  1268  (XorInt64x4 ...) => (VPXOR256 ...) // pureVreg
  1269  (XorInt64x8 ...) => (VPXORQ512 ...) // pureVreg
  1270  (XorUint8x16 ...) => (VPXOR128 ...) // pureVreg
  1271  (XorUint8x32 ...) => (VPXOR256 ...) // pureVreg
  1272  (XorUint8x64 ...) => (VPXORD512 ...) // pureVreg
  1273  (XorUint16x8 ...) => (VPXOR128 ...) // pureVreg
  1274  (XorUint16x16 ...) => (VPXOR256 ...) // pureVreg
  1275  (XorUint16x32 ...) => (VPXORD512 ...) // pureVreg
  1276  (XorUint32x4 ...) => (VPXOR128 ...) // pureVreg
  1277  (XorUint32x8 ...) => (VPXOR256 ...) // pureVreg
  1278  (XorUint32x16 ...) => (VPXORD512 ...) // pureVreg
  1279  (XorUint64x2 ...) => (VPXOR128 ...) // pureVreg
  1280  (XorUint64x4 ...) => (VPXOR256 ...) // pureVreg
  1281  (XorUint64x8 ...) => (VPXORQ512 ...) // pureVreg
  1282  (blendInt8x16 ...) => (VPBLENDVB128 ...) // pureVreg
  1283  (blendInt8x32 ...) => (VPBLENDVB256 ...) // pureVreg
  1284  (blendMaskedInt8x64 x y mask) => (VPBLENDMBMasked512 x y (VPMOVVec8x64ToM <types.TypeMask> mask)) // maskIn
  1285  (blendMaskedInt16x32 x y mask) => (VPBLENDMWMasked512 x y (VPMOVVec16x32ToM <types.TypeMask> mask)) // maskIn
  1286  (blendMaskedInt32x16 x y mask) => (VPBLENDMDMasked512 x y (VPMOVVec32x16ToM <types.TypeMask> mask)) // maskIn
  1287  (blendMaskedInt64x8 x y mask) => (VPBLENDMQMasked512 x y (VPMOVVec64x8ToM <types.TypeMask> mask)) // maskIn
  1288  (broadcast1To2Float64x2 ...) => (VPBROADCASTQ128 ...) // pureVreg
  1289  (broadcast1To2Int64x2 ...) => (VPBROADCASTQ128 ...) // pureVreg
  1290  (broadcast1To2Uint64x2 ...) => (VPBROADCASTQ128 ...) // pureVreg
  1291  (broadcast1To2MaskedFloat64x2 x mask) => (VPBROADCASTQMasked128 x (VPMOVVec64x2ToM <types.TypeMask> mask)) // maskIn
  1292  (broadcast1To2MaskedInt64x2 x mask) => (VPBROADCASTQMasked128 x (VPMOVVec64x2ToM <types.TypeMask> mask)) // maskIn
  1293  (broadcast1To2MaskedUint64x2 x mask) => (VPBROADCASTQMasked128 x (VPMOVVec64x2ToM <types.TypeMask> mask)) // maskIn
  1294  (broadcast1To4Float32x4 ...) => (VBROADCASTSS128 ...) // pureVreg
  1295  (broadcast1To4Float64x2 ...) => (VBROADCASTSD256 ...) // pureVreg
  1296  (broadcast1To4Int32x4 ...) => (VPBROADCASTD128 ...) // pureVreg
  1297  (broadcast1To4Int64x2 ...) => (VPBROADCASTQ256 ...) // pureVreg
  1298  (broadcast1To4Uint32x4 ...) => (VPBROADCASTD128 ...) // pureVreg
  1299  (broadcast1To4Uint64x2 ...) => (VPBROADCASTQ256 ...) // pureVreg
  1300  (broadcast1To4MaskedFloat32x4 x mask) => (VBROADCASTSSMasked128 x (VPMOVVec32x4ToM <types.TypeMask> mask)) // maskIn
  1301  (broadcast1To4MaskedFloat64x2 x mask) => (VBROADCASTSDMasked256 x (VPMOVVec64x2ToM <types.TypeMask> mask)) // maskIn
  1302  (broadcast1To4MaskedInt32x4 x mask) => (VPBROADCASTDMasked128 x (VPMOVVec32x4ToM <types.TypeMask> mask)) // maskIn
  1303  (broadcast1To4MaskedInt64x2 x mask) => (VPBROADCASTQMasked256 x (VPMOVVec64x2ToM <types.TypeMask> mask)) // maskIn
  1304  (broadcast1To4MaskedUint32x4 x mask) => (VPBROADCASTDMasked128 x (VPMOVVec32x4ToM <types.TypeMask> mask)) // maskIn
  1305  (broadcast1To4MaskedUint64x2 x mask) => (VPBROADCASTQMasked256 x (VPMOVVec64x2ToM <types.TypeMask> mask)) // maskIn
  1306  (broadcast1To8Float32x4 ...) => (VBROADCASTSS256 ...) // pureVreg
  1307  (broadcast1To8Float64x2 ...) => (VBROADCASTSD512 ...) // pureVreg
  1308  (broadcast1To8Int16x8 ...) => (VPBROADCASTW128 ...) // pureVreg
  1309  (broadcast1To8Int32x4 ...) => (VPBROADCASTD256 ...) // pureVreg
  1310  (broadcast1To8Int64x2 ...) => (VPBROADCASTQ512 ...) // pureVreg
  1311  (broadcast1To8Uint16x8 ...) => (VPBROADCASTW128 ...) // pureVreg
  1312  (broadcast1To8Uint32x4 ...) => (VPBROADCASTD256 ...) // pureVreg
  1313  (broadcast1To8Uint64x2 ...) => (VPBROADCASTQ512 ...) // pureVreg
  1314  (broadcast1To8MaskedFloat32x4 x mask) => (VBROADCASTSSMasked256 x (VPMOVVec32x4ToM <types.TypeMask> mask)) // maskIn
  1315  (broadcast1To8MaskedFloat64x2 x mask) => (VBROADCASTSDMasked512 x (VPMOVVec64x2ToM <types.TypeMask> mask)) // maskIn
  1316  (broadcast1To8MaskedInt16x8 x mask) => (VPBROADCASTWMasked128 x (VPMOVVec16x8ToM <types.TypeMask> mask)) // maskIn
  1317  (broadcast1To8MaskedInt32x4 x mask) => (VPBROADCASTDMasked256 x (VPMOVVec32x4ToM <types.TypeMask> mask)) // maskIn
  1318  (broadcast1To8MaskedInt64x2 x mask) => (VPBROADCASTQMasked512 x (VPMOVVec64x2ToM <types.TypeMask> mask)) // maskIn
  1319  (broadcast1To8MaskedUint16x8 x mask) => (VPBROADCASTWMasked128 x (VPMOVVec16x8ToM <types.TypeMask> mask)) // maskIn
  1320  (broadcast1To8MaskedUint32x4 x mask) => (VPBROADCASTDMasked256 x (VPMOVVec32x4ToM <types.TypeMask> mask)) // maskIn
  1321  (broadcast1To8MaskedUint64x2 x mask) => (VPBROADCASTQMasked512 x (VPMOVVec64x2ToM <types.TypeMask> mask)) // maskIn
  1322  (broadcast1To16Float32x4 ...) => (VBROADCASTSS512 ...) // pureVreg
  1323  (broadcast1To16Int8x16 ...) => (VPBROADCASTB128 ...) // pureVreg
  1324  (broadcast1To16Int16x8 ...) => (VPBROADCASTW256 ...) // pureVreg
  1325  (broadcast1To16Int32x4 ...) => (VPBROADCASTD512 ...) // pureVreg
  1326  (broadcast1To16Uint8x16 ...) => (VPBROADCASTB128 ...) // pureVreg
  1327  (broadcast1To16Uint16x8 ...) => (VPBROADCASTW256 ...) // pureVreg
  1328  (broadcast1To16Uint32x4 ...) => (VPBROADCASTD512 ...) // pureVreg
  1329  (broadcast1To16MaskedFloat32x4 x mask) => (VBROADCASTSSMasked512 x (VPMOVVec32x4ToM <types.TypeMask> mask)) // maskIn
  1330  (broadcast1To16MaskedInt8x16 x mask) => (VPBROADCASTBMasked128 x (VPMOVVec8x16ToM <types.TypeMask> mask)) // maskIn
  1331  (broadcast1To16MaskedInt16x8 x mask) => (VPBROADCASTWMasked256 x (VPMOVVec16x8ToM <types.TypeMask> mask)) // maskIn
  1332  (broadcast1To16MaskedInt32x4 x mask) => (VPBROADCASTDMasked512 x (VPMOVVec32x4ToM <types.TypeMask> mask)) // maskIn
  1333  (broadcast1To16MaskedUint8x16 x mask) => (VPBROADCASTBMasked128 x (VPMOVVec8x16ToM <types.TypeMask> mask)) // maskIn
  1334  (broadcast1To16MaskedUint16x8 x mask) => (VPBROADCASTWMasked256 x (VPMOVVec16x8ToM <types.TypeMask> mask)) // maskIn
  1335  (broadcast1To16MaskedUint32x4 x mask) => (VPBROADCASTDMasked512 x (VPMOVVec32x4ToM <types.TypeMask> mask)) // maskIn
  1336  (broadcast1To32Int8x16 ...) => (VPBROADCASTB256 ...) // pureVreg
  1337  (broadcast1To32Int16x8 ...) => (VPBROADCASTW512 ...) // pureVreg
  1338  (broadcast1To32Uint8x16 ...) => (VPBROADCASTB256 ...) // pureVreg
  1339  (broadcast1To32Uint16x8 ...) => (VPBROADCASTW512 ...) // pureVreg
  1340  (broadcast1To32MaskedInt8x16 x mask) => (VPBROADCASTBMasked256 x (VPMOVVec8x16ToM <types.TypeMask> mask)) // maskIn
  1341  (broadcast1To32MaskedInt16x8 x mask) => (VPBROADCASTWMasked512 x (VPMOVVec16x8ToM <types.TypeMask> mask)) // maskIn
  1342  (broadcast1To32MaskedUint8x16 x mask) => (VPBROADCASTBMasked256 x (VPMOVVec8x16ToM <types.TypeMask> mask)) // maskIn
  1343  (broadcast1To32MaskedUint16x8 x mask) => (VPBROADCASTWMasked512 x (VPMOVVec16x8ToM <types.TypeMask> mask)) // maskIn
  1344  (broadcast1To64Int8x16 ...) => (VPBROADCASTB512 ...) // pureVreg
  1345  (broadcast1To64Uint8x16 ...) => (VPBROADCASTB512 ...) // pureVreg
  1346  (broadcast1To64MaskedInt8x16 x mask) => (VPBROADCASTBMasked512 x (VPMOVVec8x16ToM <types.TypeMask> mask)) // maskIn
  1347  (broadcast1To64MaskedUint8x16 x mask) => (VPBROADCASTBMasked512 x (VPMOVVec8x16ToM <types.TypeMask> mask)) // maskIn
  1348  (carrylessMultiplyUint64x2 ...) => (VPCLMULQDQ128 ...) // pureVreg
  1349  (carrylessMultiplyUint64x4 ...) => (VPCLMULQDQ256 ...) // pureVreg
  1350  (carrylessMultiplyUint64x8 ...) => (VPCLMULQDQ512 ...) // pureVreg
  1351  (concatSelectedConstantFloat32x4 ...) => (VSHUFPS128 ...) // pureVreg
  1352  (concatSelectedConstantFloat64x2 ...) => (VSHUFPD128 ...) // pureVreg
  1353  (concatSelectedConstantInt32x4 ...) => (VSHUFPS128 ...) // pureVreg
  1354  (concatSelectedConstantInt64x2 ...) => (VSHUFPD128 ...) // pureVreg
  1355  (concatSelectedConstantUint32x4 ...) => (VSHUFPS128 ...) // pureVreg
  1356  (concatSelectedConstantUint64x2 ...) => (VSHUFPD128 ...) // pureVreg
  1357  (concatSelectedConstantGroupedFloat32x8 ...) => (VSHUFPS256 ...) // pureVreg
  1358  (concatSelectedConstantGroupedFloat32x16 ...) => (VSHUFPS512 ...) // pureVreg
  1359  (concatSelectedConstantGroupedFloat64x4 ...) => (VSHUFPD256 ...) // pureVreg
  1360  (concatSelectedConstantGroupedFloat64x8 ...) => (VSHUFPD512 ...) // pureVreg
  1361  (concatSelectedConstantGroupedInt32x8 ...) => (VSHUFPS256 ...) // pureVreg
  1362  (concatSelectedConstantGroupedInt32x16 ...) => (VSHUFPS512 ...) // pureVreg
  1363  (concatSelectedConstantGroupedInt64x4 ...) => (VSHUFPD256 ...) // pureVreg
  1364  (concatSelectedConstantGroupedInt64x8 ...) => (VSHUFPD512 ...) // pureVreg
  1365  (concatSelectedConstantGroupedUint32x8 ...) => (VSHUFPS256 ...) // pureVreg
  1366  (concatSelectedConstantGroupedUint32x16 ...) => (VSHUFPS512 ...) // pureVreg
  1367  (concatSelectedConstantGroupedUint64x4 ...) => (VSHUFPD256 ...) // pureVreg
  1368  (concatSelectedConstantGroupedUint64x8 ...) => (VSHUFPD512 ...) // pureVreg
  1369  (permuteScalarsInt32x4 ...) => (VPSHUFD128 ...) // pureVreg
  1370  (permuteScalarsUint32x4 ...) => (VPSHUFD128 ...) // pureVreg
  1371  (permuteScalarsGroupedInt32x8 ...) => (VPSHUFD256 ...) // pureVreg
  1372  (permuteScalarsGroupedInt32x16 ...) => (VPSHUFD512 ...) // pureVreg
  1373  (permuteScalarsGroupedUint32x8 ...) => (VPSHUFD256 ...) // pureVreg
  1374  (permuteScalarsGroupedUint32x16 ...) => (VPSHUFD512 ...) // pureVreg
  1375  (permuteScalarsHiInt16x8 ...) => (VPSHUFHW128 ...) // pureVreg
  1376  (permuteScalarsHiUint16x8 ...) => (VPSHUFHW128 ...) // pureVreg
  1377  (permuteScalarsHiGroupedInt16x16 ...) => (VPSHUFHW256 ...) // pureVreg
  1378  (permuteScalarsHiGroupedInt16x32 ...) => (VPSHUFHW512 ...) // pureVreg
  1379  (permuteScalarsHiGroupedUint16x16 ...) => (VPSHUFHW256 ...) // pureVreg
  1380  (permuteScalarsHiGroupedUint16x32 ...) => (VPSHUFHW512 ...) // pureVreg
  1381  (permuteScalarsLoInt16x8 ...) => (VPSHUFLW128 ...) // pureVreg
  1382  (permuteScalarsLoUint16x8 ...) => (VPSHUFLW128 ...) // pureVreg
  1383  (permuteScalarsLoGroupedInt16x16 ...) => (VPSHUFLW256 ...) // pureVreg
  1384  (permuteScalarsLoGroupedInt16x32 ...) => (VPSHUFLW512 ...) // pureVreg
  1385  (permuteScalarsLoGroupedUint16x16 ...) => (VPSHUFLW256 ...) // pureVreg
  1386  (permuteScalarsLoGroupedUint16x32 ...) => (VPSHUFLW512 ...) // pureVreg
  1387  (VPSLLW128const [a] x) && a==0 => x // asmRule
  1388  (VPSLLW256const [a] x) && a==0 => x // asmRule
  1389  (VPSLLW512const [a] x) && a==0 => x // asmRule
  1390  (VPSLLD128const [a] x) && a==0 => x // asmRule
  1391  (VPSLLD256const [a] x) && a==0 => x // asmRule
  1392  (VPSLLD512const [a] x) && a==0 => x // asmRule
  1393  (VPSLLQ128const [a] x) && a==0 => x // asmRule
  1394  (VPSLLQ256const [a] x) && a==0 => x // asmRule
  1395  (VPSLLQ512const [a] x) && a==0 => x // asmRule
  1396  (VPSLLWMasked128const [a] x mask) && a==0 => x // asmRule
  1397  (VPSLLWMasked256const [a] x mask) && a==0 => x // asmRule
  1398  (VPSLLWMasked512const [a] x mask) && a==0 => x // asmRule
  1399  (VPSLLDMasked128const [a] x mask) && a==0 => x // asmRule
  1400  (VPSLLDMasked256const [a] x mask) && a==0 => x // asmRule
  1401  (VPSLLDMasked512const [a] x mask) && a==0 => x // asmRule
  1402  (VPSLLQMasked128const [a] x mask) && a==0 => x // asmRule
  1403  (VPSLLQMasked256const [a] x mask) && a==0 => x // asmRule
  1404  (VPSLLQMasked512const [a] x mask) && a==0 => x // asmRule
  1405  (VPSRAW128const [a] x) && a==0 => x // asmRule
  1406  (VPSRAW256const [a] x) && a==0 => x // asmRule
  1407  (VPSRAW512const [a] x) && a==0 => x // asmRule
  1408  (VPSRAD128const [a] x) && a==0 => x // asmRule
  1409  (VPSRAD256const [a] x) && a==0 => x // asmRule
  1410  (VPSRAD512const [a] x) && a==0 => x // asmRule
  1411  (VPSRAQ128const [a] x) && a==0 => x // asmRule
  1412  (VPSRAQ256const [a] x) && a==0 => x // asmRule
  1413  (VPSRAQ512const [a] x) && a==0 => x // asmRule
  1414  (VPSRLW128const [a] x) && a==0 => x // asmRule
  1415  (VPSRLW256const [a] x) && a==0 => x // asmRule
  1416  (VPSRLW512const [a] x) && a==0 => x // asmRule
  1417  (VPSRLD128const [a] x) && a==0 => x // asmRule
  1418  (VPSRLD256const [a] x) && a==0 => x // asmRule
  1419  (VPSRLD512const [a] x) && a==0 => x // asmRule
  1420  (VPSRLQ128const [a] x) && a==0 => x // asmRule
  1421  (VPSRLQ256const [a] x) && a==0 => x // asmRule
  1422  (VPSRLQ512const [a] x) && a==0 => x // asmRule
  1423  (VPSRAWMasked128const [a] x mask) && a==0 => x // asmRule
  1424  (VPSRAWMasked256const [a] x mask) && a==0 => x // asmRule
  1425  (VPSRAWMasked512const [a] x mask) && a==0 => x // asmRule
  1426  (VPSRADMasked128const [a] x mask) && a==0 => x // asmRule
  1427  (VPSRADMasked256const [a] x mask) && a==0 => x // asmRule
  1428  (VPSRADMasked512const [a] x mask) && a==0 => x // asmRule
  1429  (VPSRAQMasked128const [a] x mask) && a==0 => x // asmRule
  1430  (VPSRAQMasked256const [a] x mask) && a==0 => x // asmRule
  1431  (VPSRAQMasked512const [a] x mask) && a==0 => x // asmRule
  1432  (VPSRLWMasked128const [a] x mask) && a==0 => x // asmRule
  1433  (VPSRLWMasked256const [a] x mask) && a==0 => x // asmRule
  1434  (VPSRLWMasked512const [a] x mask) && a==0 => x // asmRule
  1435  (VPSRLDMasked128const [a] x mask) && a==0 => x // asmRule
  1436  (VPSRLDMasked256const [a] x mask) && a==0 => x // asmRule
  1437  (VPSRLDMasked512const [a] x mask) && a==0 => x // asmRule
  1438  (VPSRLQMasked128const [a] x mask) && a==0 => x // asmRule
  1439  (VPSRLQMasked256const [a] x mask) && a==0 => x // asmRule
  1440  (VPSRLQMasked512const [a] x mask) && a==0 => x // asmRule
  1441  (ternInt32x4 ...) => (VPTERNLOGD128 ...) // pureVreg
  1442  (ternInt32x8 ...) => (VPTERNLOGD256 ...) // pureVreg
  1443  (ternInt32x16 ...) => (VPTERNLOGD512 ...) // pureVreg
  1444  (ternInt64x2 ...) => (VPTERNLOGQ128 ...) // pureVreg
  1445  (ternInt64x4 ...) => (VPTERNLOGQ256 ...) // pureVreg
  1446  (ternInt64x8 ...) => (VPTERNLOGQ512 ...) // pureVreg
  1447  (ternUint32x4 ...) => (VPTERNLOGD128 ...) // pureVreg
  1448  (ternUint32x8 ...) => (VPTERNLOGD256 ...) // pureVreg
  1449  (ternUint32x16 ...) => (VPTERNLOGD512 ...) // pureVreg
  1450  (ternUint64x2 ...) => (VPTERNLOGQ128 ...) // pureVreg
  1451  (ternUint64x4 ...) => (VPTERNLOGQ256 ...) // pureVreg
  1452  (ternUint64x8 ...) => (VPTERNLOGQ512 ...) // pureVreg
  1453  (VMOVDQU8Masked128 (VPABSB128 x) mask) => (VPABSBMasked128 x mask)
  1454  (VMOVDQU8Masked256 (VPABSB256 x) mask) => (VPABSBMasked256 x mask)
  1455  (VMOVDQU8Masked512 (VPABSB512 x) mask) => (VPABSBMasked512 x mask)
  1456  (VMOVDQU16Masked128 (VPABSW128 x) mask) => (VPABSWMasked128 x mask)
  1457  (VMOVDQU16Masked256 (VPABSW256 x) mask) => (VPABSWMasked256 x mask)
  1458  (VMOVDQU16Masked512 (VPABSW512 x) mask) => (VPABSWMasked512 x mask)
  1459  (VMOVDQU32Masked128 (VPABSD128 x) mask) => (VPABSDMasked128 x mask)
  1460  (VMOVDQU32Masked256 (VPABSD256 x) mask) => (VPABSDMasked256 x mask)
  1461  (VMOVDQU32Masked512 (VPABSD512 x) mask) => (VPABSDMasked512 x mask)
  1462  (VMOVDQU64Masked128 (VPABSQ128 x) mask) => (VPABSQMasked128 x mask)
  1463  (VMOVDQU64Masked256 (VPABSQ256 x) mask) => (VPABSQMasked256 x mask)
  1464  (VMOVDQU64Masked512 (VPABSQ512 x) mask) => (VPABSQMasked512 x mask)
  1465  (VMOVDQU32Masked128 (VADDPS128 x y) mask) => (VADDPSMasked128 x y mask)
  1466  (VMOVDQU32Masked256 (VADDPS256 x y) mask) => (VADDPSMasked256 x y mask)
  1467  (VMOVDQU32Masked512 (VADDPS512 x y) mask) => (VADDPSMasked512 x y mask)
  1468  (VMOVDQU64Masked128 (VADDPD128 x y) mask) => (VADDPDMasked128 x y mask)
  1469  (VMOVDQU64Masked256 (VADDPD256 x y) mask) => (VADDPDMasked256 x y mask)
  1470  (VMOVDQU64Masked512 (VADDPD512 x y) mask) => (VADDPDMasked512 x y mask)
  1471  (VMOVDQU8Masked128 (VPADDB128 x y) mask) => (VPADDBMasked128 x y mask)
  1472  (VMOVDQU8Masked256 (VPADDB256 x y) mask) => (VPADDBMasked256 x y mask)
  1473  (VMOVDQU8Masked512 (VPADDB512 x y) mask) => (VPADDBMasked512 x y mask)
  1474  (VMOVDQU16Masked128 (VPADDW128 x y) mask) => (VPADDWMasked128 x y mask)
  1475  (VMOVDQU16Masked256 (VPADDW256 x y) mask) => (VPADDWMasked256 x y mask)
  1476  (VMOVDQU16Masked512 (VPADDW512 x y) mask) => (VPADDWMasked512 x y mask)
  1477  (VMOVDQU32Masked128 (VPADDD128 x y) mask) => (VPADDDMasked128 x y mask)
  1478  (VMOVDQU32Masked256 (VPADDD256 x y) mask) => (VPADDDMasked256 x y mask)
  1479  (VMOVDQU32Masked512 (VPADDD512 x y) mask) => (VPADDDMasked512 x y mask)
  1480  (VMOVDQU64Masked128 (VPADDQ128 x y) mask) => (VPADDQMasked128 x y mask)
  1481  (VMOVDQU64Masked256 (VPADDQ256 x y) mask) => (VPADDQMasked256 x y mask)
  1482  (VMOVDQU64Masked512 (VPADDQ512 x y) mask) => (VPADDQMasked512 x y mask)
  1483  (VMOVDQU8Masked128 (VPADDSB128 x y) mask) => (VPADDSBMasked128 x y mask)
  1484  (VMOVDQU8Masked256 (VPADDSB256 x y) mask) => (VPADDSBMasked256 x y mask)
  1485  (VMOVDQU8Masked512 (VPADDSB512 x y) mask) => (VPADDSBMasked512 x y mask)
  1486  (VMOVDQU16Masked128 (VPADDSW128 x y) mask) => (VPADDSWMasked128 x y mask)
  1487  (VMOVDQU16Masked256 (VPADDSW256 x y) mask) => (VPADDSWMasked256 x y mask)
  1488  (VMOVDQU16Masked512 (VPADDSW512 x y) mask) => (VPADDSWMasked512 x y mask)
  1489  (VMOVDQU8Masked128 (VPADDUSB128 x y) mask) => (VPADDUSBMasked128 x y mask)
  1490  (VMOVDQU8Masked256 (VPADDUSB256 x y) mask) => (VPADDUSBMasked256 x y mask)
  1491  (VMOVDQU8Masked512 (VPADDUSB512 x y) mask) => (VPADDUSBMasked512 x y mask)
  1492  (VMOVDQU16Masked128 (VPADDUSW128 x y) mask) => (VPADDUSWMasked128 x y mask)
  1493  (VMOVDQU16Masked256 (VPADDUSW256 x y) mask) => (VPADDUSWMasked256 x y mask)
  1494  (VMOVDQU16Masked512 (VPADDUSW512 x y) mask) => (VPADDUSWMasked512 x y mask)
  1495  (VMOVDQU32Masked512 (VPANDD512 x y) mask) => (VPANDDMasked512 x y mask)
  1496  (VMOVDQU64Masked512 (VPANDQ512 x y) mask) => (VPANDQMasked512 x y mask)
  1497  (VMOVDQU32Masked512 (VPANDND512 x y) mask) => (VPANDNDMasked512 x y mask)
  1498  (VMOVDQU64Masked512 (VPANDNQ512 x y) mask) => (VPANDNQMasked512 x y mask)
  1499  (VMOVDQU8Masked128 (VPAVGB128 x y) mask) => (VPAVGBMasked128 x y mask)
  1500  (VMOVDQU8Masked256 (VPAVGB256 x y) mask) => (VPAVGBMasked256 x y mask)
  1501  (VMOVDQU8Masked512 (VPAVGB512 x y) mask) => (VPAVGBMasked512 x y mask)
  1502  (VMOVDQU16Masked128 (VPAVGW128 x y) mask) => (VPAVGWMasked128 x y mask)
  1503  (VMOVDQU16Masked256 (VPAVGW256 x y) mask) => (VPAVGWMasked256 x y mask)
  1504  (VMOVDQU16Masked512 (VPAVGW512 x y) mask) => (VPAVGWMasked512 x y mask)
  1505  (VMOVDQU32Masked128 (VRNDSCALEPS128 [a] x) mask) => (VRNDSCALEPSMasked128 [a] x mask)
  1506  (VMOVDQU32Masked256 (VRNDSCALEPS256 [a] x) mask) => (VRNDSCALEPSMasked256 [a] x mask)
  1507  (VMOVDQU32Masked512 (VRNDSCALEPS512 [a] x) mask) => (VRNDSCALEPSMasked512 [a] x mask)
  1508  (VMOVDQU64Masked128 (VRNDSCALEPD128 [a] x) mask) => (VRNDSCALEPDMasked128 [a] x mask)
  1509  (VMOVDQU64Masked256 (VRNDSCALEPD256 [a] x) mask) => (VRNDSCALEPDMasked256 [a] x mask)
  1510  (VMOVDQU64Masked512 (VRNDSCALEPD512 [a] x) mask) => (VRNDSCALEPDMasked512 [a] x mask)
  1511  (VMOVDQU32Masked128 (VREDUCEPS128 [a] x) mask) => (VREDUCEPSMasked128 [a] x mask)
  1512  (VMOVDQU32Masked256 (VREDUCEPS256 [a] x) mask) => (VREDUCEPSMasked256 [a] x mask)
  1513  (VMOVDQU32Masked512 (VREDUCEPS512 [a] x) mask) => (VREDUCEPSMasked512 [a] x mask)
  1514  (VMOVDQU64Masked128 (VREDUCEPD128 [a] x) mask) => (VREDUCEPDMasked128 [a] x mask)
  1515  (VMOVDQU64Masked256 (VREDUCEPD256 [a] x) mask) => (VREDUCEPDMasked256 [a] x mask)
  1516  (VMOVDQU64Masked512 (VREDUCEPD512 [a] x) mask) => (VREDUCEPDMasked512 [a] x mask)
  1517  (VMOVDQU8Masked128 (VPERMI2B128 x y z) mask) => (VPERMI2BMasked128 x y z mask)
  1518  (VMOVDQU8Masked256 (VPERMI2B256 x y z) mask) => (VPERMI2BMasked256 x y z mask)
  1519  (VMOVDQU8Masked512 (VPERMI2B512 x y z) mask) => (VPERMI2BMasked512 x y z mask)
  1520  (VMOVDQU16Masked128 (VPERMI2W128 x y z) mask) => (VPERMI2WMasked128 x y z mask)
  1521  (VMOVDQU16Masked256 (VPERMI2W256 x y z) mask) => (VPERMI2WMasked256 x y z mask)
  1522  (VMOVDQU16Masked512 (VPERMI2W512 x y z) mask) => (VPERMI2WMasked512 x y z mask)
  1523  (VMOVDQU32Masked128 (VPERMI2PS128 x y z) mask) => (VPERMI2PSMasked128 x y z mask)
  1524  (VMOVDQU32Masked128 (VPERMI2D128 x y z) mask) => (VPERMI2DMasked128 x y z mask)
  1525  (VMOVDQU32Masked256 (VPERMI2PS256 x y z) mask) => (VPERMI2PSMasked256 x y z mask)
  1526  (VMOVDQU32Masked256 (VPERMI2D256 x y z) mask) => (VPERMI2DMasked256 x y z mask)
  1527  (VMOVDQU32Masked512 (VPERMI2PS512 x y z) mask) => (VPERMI2PSMasked512 x y z mask)
  1528  (VMOVDQU32Masked512 (VPERMI2D512 x y z) mask) => (VPERMI2DMasked512 x y z mask)
  1529  (VMOVDQU64Masked128 (VPERMI2PD128 x y z) mask) => (VPERMI2PDMasked128 x y z mask)
  1530  (VMOVDQU64Masked128 (VPERMI2Q128 x y z) mask) => (VPERMI2QMasked128 x y z mask)
  1531  (VMOVDQU64Masked256 (VPERMI2PD256 x y z) mask) => (VPERMI2PDMasked256 x y z mask)
  1532  (VMOVDQU64Masked256 (VPERMI2Q256 x y z) mask) => (VPERMI2QMasked256 x y z mask)
  1533  (VMOVDQU64Masked512 (VPERMI2PD512 x y z) mask) => (VPERMI2PDMasked512 x y z mask)
  1534  (VMOVDQU64Masked512 (VPERMI2Q512 x y z) mask) => (VPERMI2QMasked512 x y z mask)
  1535  (VMOVDQU8Masked256 (VPALIGNR256 [a] x y) mask) => (VPALIGNRMasked256 [a] x y mask)
  1536  (VMOVDQU8Masked512 (VPALIGNR512 [a] x y) mask) => (VPALIGNRMasked512 [a] x y mask)
  1537  (VMOVDQU8Masked128 (VPALIGNR128 [a] x y) mask) => (VPALIGNRMasked128 [a] x y mask)
  1538  (VMOVDQU64Masked128 (VCVTPD2PSX128 x) mask) => (VCVTPD2PSXMasked128 x mask)
  1539  (VMOVDQU64Masked128 (VCVTPD2PSY128 x) mask) => (VCVTPD2PSYMasked128 x mask)
  1540  (VMOVDQU64Masked256 (VCVTPD2PS256 x) mask) => (VCVTPD2PSMasked256 x mask)
  1541  (VMOVDQU32Masked128 (VCVTDQ2PS128 x) mask) => (VCVTDQ2PSMasked128 x mask)
  1542  (VMOVDQU32Masked256 (VCVTDQ2PS256 x) mask) => (VCVTDQ2PSMasked256 x mask)
  1543  (VMOVDQU32Masked512 (VCVTDQ2PS512 x) mask) => (VCVTDQ2PSMasked512 x mask)
  1544  (VMOVDQU64Masked128 (VCVTQQ2PSX128 x) mask) => (VCVTQQ2PSXMasked128 x mask)
  1545  (VMOVDQU64Masked128 (VCVTQQ2PSY128 x) mask) => (VCVTQQ2PSYMasked128 x mask)
  1546  (VMOVDQU64Masked256 (VCVTQQ2PS256 x) mask) => (VCVTQQ2PSMasked256 x mask)
  1547  (VMOVDQU32Masked128 (VCVTUDQ2PS128 x) mask) => (VCVTUDQ2PSMasked128 x mask)
  1548  (VMOVDQU32Masked256 (VCVTUDQ2PS256 x) mask) => (VCVTUDQ2PSMasked256 x mask)
  1549  (VMOVDQU32Masked512 (VCVTUDQ2PS512 x) mask) => (VCVTUDQ2PSMasked512 x mask)
  1550  (VMOVDQU64Masked128 (VCVTUQQ2PSX128 x) mask) => (VCVTUQQ2PSXMasked128 x mask)
  1551  (VMOVDQU64Masked128 (VCVTUQQ2PSY128 x) mask) => (VCVTUQQ2PSYMasked128 x mask)
  1552  (VMOVDQU64Masked256 (VCVTUQQ2PS256 x) mask) => (VCVTUQQ2PSMasked256 x mask)
  1553  (VMOVDQU32Masked256 (VCVTPS2PD256 x) mask) => (VCVTPS2PDMasked256 x mask)
  1554  (VMOVDQU32Masked512 (VCVTPS2PD512 x) mask) => (VCVTPS2PDMasked512 x mask)
  1555  (VMOVDQU32Masked256 (VCVTDQ2PD256 x) mask) => (VCVTDQ2PDMasked256 x mask)
  1556  (VMOVDQU32Masked512 (VCVTDQ2PD512 x) mask) => (VCVTDQ2PDMasked512 x mask)
  1557  (VMOVDQU64Masked128 (VCVTQQ2PD128 x) mask) => (VCVTQQ2PDMasked128 x mask)
  1558  (VMOVDQU64Masked256 (VCVTQQ2PD256 x) mask) => (VCVTQQ2PDMasked256 x mask)
  1559  (VMOVDQU64Masked512 (VCVTQQ2PD512 x) mask) => (VCVTQQ2PDMasked512 x mask)
  1560  (VMOVDQU32Masked256 (VCVTUDQ2PD256 x) mask) => (VCVTUDQ2PDMasked256 x mask)
  1561  (VMOVDQU32Masked512 (VCVTUDQ2PD512 x) mask) => (VCVTUDQ2PDMasked512 x mask)
  1562  (VMOVDQU64Masked128 (VCVTUQQ2PD128 x) mask) => (VCVTUQQ2PDMasked128 x mask)
  1563  (VMOVDQU64Masked256 (VCVTUQQ2PD256 x) mask) => (VCVTUQQ2PDMasked256 x mask)
  1564  (VMOVDQU64Masked512 (VCVTUQQ2PD512 x) mask) => (VCVTUQQ2PDMasked512 x mask)
  1565  (VMOVDQU32Masked128 (VCVTTPS2DQ128 x) mask) => (VCVTTPS2DQMasked128 x mask)
  1566  (VMOVDQU32Masked256 (VCVTTPS2DQ256 x) mask) => (VCVTTPS2DQMasked256 x mask)
  1567  (VMOVDQU32Masked512 (VCVTTPS2DQ512 x) mask) => (VCVTTPS2DQMasked512 x mask)
  1568  (VMOVDQU64Masked128 (VCVTTPD2DQX128 x) mask) => (VCVTTPD2DQXMasked128 x mask)
  1569  (VMOVDQU64Masked128 (VCVTTPD2DQY128 x) mask) => (VCVTTPD2DQYMasked128 x mask)
  1570  (VMOVDQU64Masked256 (VCVTTPD2DQ256 x) mask) => (VCVTTPD2DQMasked256 x mask)
  1571  (VMOVDQU32Masked256 (VCVTTPS2QQ256 x) mask) => (VCVTTPS2QQMasked256 x mask)
  1572  (VMOVDQU32Masked512 (VCVTTPS2QQ512 x) mask) => (VCVTTPS2QQMasked512 x mask)
  1573  (VMOVDQU64Masked128 (VCVTTPD2QQ128 x) mask) => (VCVTTPD2QQMasked128 x mask)
  1574  (VMOVDQU64Masked256 (VCVTTPD2QQ256 x) mask) => (VCVTTPD2QQMasked256 x mask)
  1575  (VMOVDQU64Masked512 (VCVTTPD2QQ512 x) mask) => (VCVTTPD2QQMasked512 x mask)
  1576  (VMOVDQU32Masked128 (VCVTTPS2UDQ128 x) mask) => (VCVTTPS2UDQMasked128 x mask)
  1577  (VMOVDQU32Masked256 (VCVTTPS2UDQ256 x) mask) => (VCVTTPS2UDQMasked256 x mask)
  1578  (VMOVDQU32Masked512 (VCVTTPS2UDQ512 x) mask) => (VCVTTPS2UDQMasked512 x mask)
  1579  (VMOVDQU64Masked128 (VCVTTPD2UDQX128 x) mask) => (VCVTTPD2UDQXMasked128 x mask)
  1580  (VMOVDQU64Masked128 (VCVTTPD2UDQY128 x) mask) => (VCVTTPD2UDQYMasked128 x mask)
  1581  (VMOVDQU64Masked256 (VCVTTPD2UDQ256 x) mask) => (VCVTTPD2UDQMasked256 x mask)
  1582  (VMOVDQU32Masked256 (VCVTTPS2UQQ256 x) mask) => (VCVTTPS2UQQMasked256 x mask)
  1583  (VMOVDQU32Masked512 (VCVTTPS2UQQ512 x) mask) => (VCVTTPS2UQQMasked512 x mask)
  1584  (VMOVDQU64Masked128 (VCVTTPD2UQQ128 x) mask) => (VCVTTPD2UQQMasked128 x mask)
  1585  (VMOVDQU64Masked256 (VCVTTPD2UQQ256 x) mask) => (VCVTTPD2UQQMasked256 x mask)
  1586  (VMOVDQU64Masked512 (VCVTTPD2UQQ512 x) mask) => (VCVTTPD2UQQMasked512 x mask)
  1587  (VMOVDQU32Masked128 (VDIVPS128 x y) mask) => (VDIVPSMasked128 x y mask)
  1588  (VMOVDQU32Masked256 (VDIVPS256 x y) mask) => (VDIVPSMasked256 x y mask)
  1589  (VMOVDQU32Masked512 (VDIVPS512 x y) mask) => (VDIVPSMasked512 x y mask)
  1590  (VMOVDQU64Masked128 (VDIVPD128 x y) mask) => (VDIVPDMasked128 x y mask)
  1591  (VMOVDQU64Masked256 (VDIVPD256 x y) mask) => (VDIVPDMasked256 x y mask)
  1592  (VMOVDQU64Masked512 (VDIVPD512 x y) mask) => (VDIVPDMasked512 x y mask)
  1593  (VMOVDQU16Masked128 (VPMADDWD128 x y) mask) => (VPMADDWDMasked128 x y mask)
  1594  (VMOVDQU16Masked256 (VPMADDWD256 x y) mask) => (VPMADDWDMasked256 x y mask)
  1595  (VMOVDQU16Masked512 (VPMADDWD512 x y) mask) => (VPMADDWDMasked512 x y mask)
  1596  (VMOVDQU16Masked128 (VPMADDUBSW128 x y) mask) => (VPMADDUBSWMasked128 x y mask)
  1597  (VMOVDQU16Masked256 (VPMADDUBSW256 x y) mask) => (VPMADDUBSWMasked256 x y mask)
  1598  (VMOVDQU16Masked512 (VPMADDUBSW512 x y) mask) => (VPMADDUBSWMasked512 x y mask)
  1599  (VMOVDQU8Masked128 (VPMOVSXBQ128 x) mask) => (VPMOVSXBQMasked128 x mask)
  1600  (VMOVDQU16Masked128 (VPMOVSXWQ128 x) mask) => (VPMOVSXWQMasked128 x mask)
  1601  (VMOVDQU32Masked128 (VPMOVSXDQ128 x) mask) => (VPMOVSXDQMasked128 x mask)
  1602  (VMOVDQU8Masked128 (VPMOVZXBQ128 x) mask) => (VPMOVZXBQMasked128 x mask)
  1603  (VMOVDQU16Masked128 (VPMOVZXWQ128 x) mask) => (VPMOVZXWQMasked128 x mask)
  1604  (VMOVDQU32Masked128 (VPMOVZXDQ128 x) mask) => (VPMOVZXDQMasked128 x mask)
  1605  (VMOVDQU8Masked128 (VPMOVSXBD128 x) mask) => (VPMOVSXBDMasked128 x mask)
  1606  (VMOVDQU16Masked128 (VPMOVSXWD128 x) mask) => (VPMOVSXWDMasked128 x mask)
  1607  (VMOVDQU8Masked256 (VPMOVSXBQ256 x) mask) => (VPMOVSXBQMasked256 x mask)
  1608  (VMOVDQU16Masked256 (VPMOVSXWQ256 x) mask) => (VPMOVSXWQMasked256 x mask)
  1609  (VMOVDQU8Masked128 (VPMOVZXBD128 x) mask) => (VPMOVZXBDMasked128 x mask)
  1610  (VMOVDQU16Masked128 (VPMOVZXWD128 x) mask) => (VPMOVZXWDMasked128 x mask)
  1611  (VMOVDQU8Masked256 (VPMOVZXBQ256 x) mask) => (VPMOVZXBQMasked256 x mask)
  1612  (VMOVDQU16Masked256 (VPMOVZXWQ256 x) mask) => (VPMOVZXWQMasked256 x mask)
  1613  (VMOVDQU8Masked128 (VPMOVSXBW128 x) mask) => (VPMOVSXBWMasked128 x mask)
  1614  (VMOVDQU8Masked256 (VPMOVSXBD256 x) mask) => (VPMOVSXBDMasked256 x mask)
  1615  (VMOVDQU8Masked512 (VPMOVSXBQ512 x) mask) => (VPMOVSXBQMasked512 x mask)
  1616  (VMOVDQU8Masked128 (VPMOVZXBW128 x) mask) => (VPMOVZXBWMasked128 x mask)
  1617  (VMOVDQU8Masked256 (VPMOVZXBD256 x) mask) => (VPMOVZXBDMasked256 x mask)
  1618  (VMOVDQU8Masked512 (VPMOVZXBQ512 x) mask) => (VPMOVZXBQMasked512 x mask)
  1619  (VMOVDQU8Masked256 (VPMOVSXBW256 x) mask) => (VPMOVSXBWMasked256 x mask)
  1620  (VMOVDQU8Masked512 (VPMOVSXBW512 x) mask) => (VPMOVSXBWMasked512 x mask)
  1621  (VMOVDQU8Masked512 (VPMOVSXBD512 x) mask) => (VPMOVSXBDMasked512 x mask)
  1622  (VMOVDQU16Masked256 (VPMOVSXWD256 x) mask) => (VPMOVSXWDMasked256 x mask)
  1623  (VMOVDQU16Masked512 (VPMOVSXWD512 x) mask) => (VPMOVSXWDMasked512 x mask)
  1624  (VMOVDQU16Masked512 (VPMOVSXWQ512 x) mask) => (VPMOVSXWQMasked512 x mask)
  1625  (VMOVDQU32Masked256 (VPMOVSXDQ256 x) mask) => (VPMOVSXDQMasked256 x mask)
  1626  (VMOVDQU32Masked512 (VPMOVSXDQ512 x) mask) => (VPMOVSXDQMasked512 x mask)
  1627  (VMOVDQU8Masked256 (VPMOVZXBW256 x) mask) => (VPMOVZXBWMasked256 x mask)
  1628  (VMOVDQU8Masked512 (VPMOVZXBW512 x) mask) => (VPMOVZXBWMasked512 x mask)
  1629  (VMOVDQU8Masked512 (VPMOVZXBD512 x) mask) => (VPMOVZXBDMasked512 x mask)
  1630  (VMOVDQU16Masked256 (VPMOVZXWD256 x) mask) => (VPMOVZXWDMasked256 x mask)
  1631  (VMOVDQU16Masked512 (VPMOVZXWD512 x) mask) => (VPMOVZXWDMasked512 x mask)
  1632  (VMOVDQU16Masked512 (VPMOVZXWQ512 x) mask) => (VPMOVZXWQMasked512 x mask)
  1633  (VMOVDQU32Masked256 (VPMOVZXDQ256 x) mask) => (VPMOVZXDQMasked256 x mask)
  1634  (VMOVDQU32Masked512 (VPMOVZXDQ512 x) mask) => (VPMOVZXDQMasked512 x mask)
  1635  (VMOVDQU8Masked128 (VGF2P8AFFINEINVQB128 [a] x y) mask) => (VGF2P8AFFINEINVQBMasked128 [a] x y mask)
  1636  (VMOVDQU8Masked256 (VGF2P8AFFINEINVQB256 [a] x y) mask) => (VGF2P8AFFINEINVQBMasked256 [a] x y mask)
  1637  (VMOVDQU8Masked512 (VGF2P8AFFINEINVQB512 [a] x y) mask) => (VGF2P8AFFINEINVQBMasked512 [a] x y mask)
  1638  (VMOVDQU8Masked128 (VGF2P8AFFINEQB128 [a] x y) mask) => (VGF2P8AFFINEQBMasked128 [a] x y mask)
  1639  (VMOVDQU8Masked256 (VGF2P8AFFINEQB256 [a] x y) mask) => (VGF2P8AFFINEQBMasked256 [a] x y mask)
  1640  (VMOVDQU8Masked512 (VGF2P8AFFINEQB512 [a] x y) mask) => (VGF2P8AFFINEQBMasked512 [a] x y mask)
  1641  (VMOVDQU8Masked128 (VGF2P8MULB128 x y) mask) => (VGF2P8MULBMasked128 x y mask)
  1642  (VMOVDQU8Masked256 (VGF2P8MULB256 x y) mask) => (VGF2P8MULBMasked256 x y mask)
  1643  (VMOVDQU8Masked512 (VGF2P8MULB512 x y) mask) => (VGF2P8MULBMasked512 x y mask)
  1644  (VMOVDQU32Masked128 (VPLZCNTD128 x) mask) => (VPLZCNTDMasked128 x mask)
  1645  (VMOVDQU32Masked256 (VPLZCNTD256 x) mask) => (VPLZCNTDMasked256 x mask)
  1646  (VMOVDQU32Masked512 (VPLZCNTD512 x) mask) => (VPLZCNTDMasked512 x mask)
  1647  (VMOVDQU64Masked128 (VPLZCNTQ128 x) mask) => (VPLZCNTQMasked128 x mask)
  1648  (VMOVDQU64Masked256 (VPLZCNTQ256 x) mask) => (VPLZCNTQMasked256 x mask)
  1649  (VMOVDQU64Masked512 (VPLZCNTQ512 x) mask) => (VPLZCNTQMasked512 x mask)
  1650  (VMOVDQU32Masked128 (VMAXPS128 x y) mask) => (VMAXPSMasked128 x y mask)
  1651  (VMOVDQU32Masked256 (VMAXPS256 x y) mask) => (VMAXPSMasked256 x y mask)
  1652  (VMOVDQU32Masked512 (VMAXPS512 x y) mask) => (VMAXPSMasked512 x y mask)
  1653  (VMOVDQU64Masked128 (VMAXPD128 x y) mask) => (VMAXPDMasked128 x y mask)
  1654  (VMOVDQU64Masked256 (VMAXPD256 x y) mask) => (VMAXPDMasked256 x y mask)
  1655  (VMOVDQU64Masked512 (VMAXPD512 x y) mask) => (VMAXPDMasked512 x y mask)
  1656  (VMOVDQU8Masked128 (VPMAXSB128 x y) mask) => (VPMAXSBMasked128 x y mask)
  1657  (VMOVDQU8Masked256 (VPMAXSB256 x y) mask) => (VPMAXSBMasked256 x y mask)
  1658  (VMOVDQU8Masked512 (VPMAXSB512 x y) mask) => (VPMAXSBMasked512 x y mask)
  1659  (VMOVDQU16Masked128 (VPMAXSW128 x y) mask) => (VPMAXSWMasked128 x y mask)
  1660  (VMOVDQU16Masked256 (VPMAXSW256 x y) mask) => (VPMAXSWMasked256 x y mask)
  1661  (VMOVDQU16Masked512 (VPMAXSW512 x y) mask) => (VPMAXSWMasked512 x y mask)
  1662  (VMOVDQU32Masked128 (VPMAXSD128 x y) mask) => (VPMAXSDMasked128 x y mask)
  1663  (VMOVDQU32Masked256 (VPMAXSD256 x y) mask) => (VPMAXSDMasked256 x y mask)
  1664  (VMOVDQU32Masked512 (VPMAXSD512 x y) mask) => (VPMAXSDMasked512 x y mask)
  1665  (VMOVDQU64Masked128 (VPMAXSQ128 x y) mask) => (VPMAXSQMasked128 x y mask)
  1666  (VMOVDQU64Masked256 (VPMAXSQ256 x y) mask) => (VPMAXSQMasked256 x y mask)
  1667  (VMOVDQU64Masked512 (VPMAXSQ512 x y) mask) => (VPMAXSQMasked512 x y mask)
  1668  (VMOVDQU8Masked128 (VPMAXUB128 x y) mask) => (VPMAXUBMasked128 x y mask)
  1669  (VMOVDQU8Masked256 (VPMAXUB256 x y) mask) => (VPMAXUBMasked256 x y mask)
  1670  (VMOVDQU8Masked512 (VPMAXUB512 x y) mask) => (VPMAXUBMasked512 x y mask)
  1671  (VMOVDQU16Masked128 (VPMAXUW128 x y) mask) => (VPMAXUWMasked128 x y mask)
  1672  (VMOVDQU16Masked256 (VPMAXUW256 x y) mask) => (VPMAXUWMasked256 x y mask)
  1673  (VMOVDQU16Masked512 (VPMAXUW512 x y) mask) => (VPMAXUWMasked512 x y mask)
  1674  (VMOVDQU32Masked128 (VPMAXUD128 x y) mask) => (VPMAXUDMasked128 x y mask)
  1675  (VMOVDQU32Masked256 (VPMAXUD256 x y) mask) => (VPMAXUDMasked256 x y mask)
  1676  (VMOVDQU32Masked512 (VPMAXUD512 x y) mask) => (VPMAXUDMasked512 x y mask)
  1677  (VMOVDQU64Masked128 (VPMAXUQ128 x y) mask) => (VPMAXUQMasked128 x y mask)
  1678  (VMOVDQU64Masked256 (VPMAXUQ256 x y) mask) => (VPMAXUQMasked256 x y mask)
  1679  (VMOVDQU64Masked512 (VPMAXUQ512 x y) mask) => (VPMAXUQMasked512 x y mask)
  1680  (VMOVDQU32Masked128 (VMINPS128 x y) mask) => (VMINPSMasked128 x y mask)
  1681  (VMOVDQU32Masked256 (VMINPS256 x y) mask) => (VMINPSMasked256 x y mask)
  1682  (VMOVDQU32Masked512 (VMINPS512 x y) mask) => (VMINPSMasked512 x y mask)
  1683  (VMOVDQU64Masked128 (VMINPD128 x y) mask) => (VMINPDMasked128 x y mask)
  1684  (VMOVDQU64Masked256 (VMINPD256 x y) mask) => (VMINPDMasked256 x y mask)
  1685  (VMOVDQU64Masked512 (VMINPD512 x y) mask) => (VMINPDMasked512 x y mask)
  1686  (VMOVDQU8Masked128 (VPMINSB128 x y) mask) => (VPMINSBMasked128 x y mask)
  1687  (VMOVDQU8Masked256 (VPMINSB256 x y) mask) => (VPMINSBMasked256 x y mask)
  1688  (VMOVDQU8Masked512 (VPMINSB512 x y) mask) => (VPMINSBMasked512 x y mask)
  1689  (VMOVDQU16Masked128 (VPMINSW128 x y) mask) => (VPMINSWMasked128 x y mask)
  1690  (VMOVDQU16Masked256 (VPMINSW256 x y) mask) => (VPMINSWMasked256 x y mask)
  1691  (VMOVDQU16Masked512 (VPMINSW512 x y) mask) => (VPMINSWMasked512 x y mask)
  1692  (VMOVDQU32Masked128 (VPMINSD128 x y) mask) => (VPMINSDMasked128 x y mask)
  1693  (VMOVDQU32Masked256 (VPMINSD256 x y) mask) => (VPMINSDMasked256 x y mask)
  1694  (VMOVDQU32Masked512 (VPMINSD512 x y) mask) => (VPMINSDMasked512 x y mask)
  1695  (VMOVDQU64Masked128 (VPMINSQ128 x y) mask) => (VPMINSQMasked128 x y mask)
  1696  (VMOVDQU64Masked256 (VPMINSQ256 x y) mask) => (VPMINSQMasked256 x y mask)
  1697  (VMOVDQU64Masked512 (VPMINSQ512 x y) mask) => (VPMINSQMasked512 x y mask)
  1698  (VMOVDQU8Masked128 (VPMINUB128 x y) mask) => (VPMINUBMasked128 x y mask)
  1699  (VMOVDQU8Masked256 (VPMINUB256 x y) mask) => (VPMINUBMasked256 x y mask)
  1700  (VMOVDQU8Masked512 (VPMINUB512 x y) mask) => (VPMINUBMasked512 x y mask)
  1701  (VMOVDQU16Masked128 (VPMINUW128 x y) mask) => (VPMINUWMasked128 x y mask)
  1702  (VMOVDQU16Masked256 (VPMINUW256 x y) mask) => (VPMINUWMasked256 x y mask)
  1703  (VMOVDQU16Masked512 (VPMINUW512 x y) mask) => (VPMINUWMasked512 x y mask)
  1704  (VMOVDQU32Masked128 (VPMINUD128 x y) mask) => (VPMINUDMasked128 x y mask)
  1705  (VMOVDQU32Masked256 (VPMINUD256 x y) mask) => (VPMINUDMasked256 x y mask)
  1706  (VMOVDQU32Masked512 (VPMINUD512 x y) mask) => (VPMINUDMasked512 x y mask)
  1707  (VMOVDQU64Masked128 (VPMINUQ128 x y) mask) => (VPMINUQMasked128 x y mask)
  1708  (VMOVDQU64Masked256 (VPMINUQ256 x y) mask) => (VPMINUQMasked256 x y mask)
  1709  (VMOVDQU64Masked512 (VPMINUQ512 x y) mask) => (VPMINUQMasked512 x y mask)
  1710  (VMOVDQU32Masked128 (VFMADDSUB213PS128 x y z) mask) => (VFMADDSUB213PSMasked128 x y z mask)
  1711  (VMOVDQU32Masked256 (VFMADDSUB213PS256 x y z) mask) => (VFMADDSUB213PSMasked256 x y z mask)
  1712  (VMOVDQU32Masked512 (VFMADDSUB213PS512 x y z) mask) => (VFMADDSUB213PSMasked512 x y z mask)
  1713  (VMOVDQU64Masked128 (VFMADDSUB213PD128 x y z) mask) => (VFMADDSUB213PDMasked128 x y z mask)
  1714  (VMOVDQU64Masked256 (VFMADDSUB213PD256 x y z) mask) => (VFMADDSUB213PDMasked256 x y z mask)
  1715  (VMOVDQU64Masked512 (VFMADDSUB213PD512 x y z) mask) => (VFMADDSUB213PDMasked512 x y z mask)
  1716  (VMOVDQU32Masked128 (VFMADD213PS128 x y z) mask) => (VFMADD213PSMasked128 x y z mask)
  1717  (VMOVDQU32Masked256 (VFMADD213PS256 x y z) mask) => (VFMADD213PSMasked256 x y z mask)
  1718  (VMOVDQU32Masked512 (VFMADD213PS512 x y z) mask) => (VFMADD213PSMasked512 x y z mask)
  1719  (VMOVDQU64Masked128 (VFMADD213PD128 x y z) mask) => (VFMADD213PDMasked128 x y z mask)
  1720  (VMOVDQU64Masked256 (VFMADD213PD256 x y z) mask) => (VFMADD213PDMasked256 x y z mask)
  1721  (VMOVDQU64Masked512 (VFMADD213PD512 x y z) mask) => (VFMADD213PDMasked512 x y z mask)
  1722  (VMOVDQU32Masked128 (VFMSUBADD213PS128 x y z) mask) => (VFMSUBADD213PSMasked128 x y z mask)
  1723  (VMOVDQU32Masked256 (VFMSUBADD213PS256 x y z) mask) => (VFMSUBADD213PSMasked256 x y z mask)
  1724  (VMOVDQU32Masked512 (VFMSUBADD213PS512 x y z) mask) => (VFMSUBADD213PSMasked512 x y z mask)
  1725  (VMOVDQU64Masked128 (VFMSUBADD213PD128 x y z) mask) => (VFMSUBADD213PDMasked128 x y z mask)
  1726  (VMOVDQU64Masked256 (VFMSUBADD213PD256 x y z) mask) => (VFMSUBADD213PDMasked256 x y z mask)
  1727  (VMOVDQU64Masked512 (VFMSUBADD213PD512 x y z) mask) => (VFMSUBADD213PDMasked512 x y z mask)
  1728  (VMOVDQU16Masked128 (VPMULHW128 x y) mask) => (VPMULHWMasked128 x y mask)
  1729  (VMOVDQU16Masked256 (VPMULHW256 x y) mask) => (VPMULHWMasked256 x y mask)
  1730  (VMOVDQU16Masked512 (VPMULHW512 x y) mask) => (VPMULHWMasked512 x y mask)
  1731  (VMOVDQU16Masked128 (VPMULHUW128 x y) mask) => (VPMULHUWMasked128 x y mask)
  1732  (VMOVDQU16Masked256 (VPMULHUW256 x y) mask) => (VPMULHUWMasked256 x y mask)
  1733  (VMOVDQU16Masked512 (VPMULHUW512 x y) mask) => (VPMULHUWMasked512 x y mask)
  1734  (VMOVDQU32Masked128 (VMULPS128 x y) mask) => (VMULPSMasked128 x y mask)
  1735  (VMOVDQU32Masked256 (VMULPS256 x y) mask) => (VMULPSMasked256 x y mask)
  1736  (VMOVDQU32Masked512 (VMULPS512 x y) mask) => (VMULPSMasked512 x y mask)
  1737  (VMOVDQU64Masked128 (VMULPD128 x y) mask) => (VMULPDMasked128 x y mask)
  1738  (VMOVDQU64Masked256 (VMULPD256 x y) mask) => (VMULPDMasked256 x y mask)
  1739  (VMOVDQU64Masked512 (VMULPD512 x y) mask) => (VMULPDMasked512 x y mask)
  1740  (VMOVDQU16Masked128 (VPMULLW128 x y) mask) => (VPMULLWMasked128 x y mask)
  1741  (VMOVDQU16Masked256 (VPMULLW256 x y) mask) => (VPMULLWMasked256 x y mask)
  1742  (VMOVDQU16Masked512 (VPMULLW512 x y) mask) => (VPMULLWMasked512 x y mask)
  1743  (VMOVDQU32Masked128 (VPMULLD128 x y) mask) => (VPMULLDMasked128 x y mask)
  1744  (VMOVDQU32Masked256 (VPMULLD256 x y) mask) => (VPMULLDMasked256 x y mask)
  1745  (VMOVDQU32Masked512 (VPMULLD512 x y) mask) => (VPMULLDMasked512 x y mask)
  1746  (VMOVDQU64Masked128 (VPMULLQ128 x y) mask) => (VPMULLQMasked128 x y mask)
  1747  (VMOVDQU64Masked256 (VPMULLQ256 x y) mask) => (VPMULLQMasked256 x y mask)
  1748  (VMOVDQU64Masked512 (VPMULLQ512 x y) mask) => (VPMULLQMasked512 x y mask)
  1749  (VMOVDQU8Masked128 (VPOPCNTB128 x) mask) => (VPOPCNTBMasked128 x mask)
  1750  (VMOVDQU8Masked256 (VPOPCNTB256 x) mask) => (VPOPCNTBMasked256 x mask)
  1751  (VMOVDQU8Masked512 (VPOPCNTB512 x) mask) => (VPOPCNTBMasked512 x mask)
  1752  (VMOVDQU16Masked128 (VPOPCNTW128 x) mask) => (VPOPCNTWMasked128 x mask)
  1753  (VMOVDQU16Masked256 (VPOPCNTW256 x) mask) => (VPOPCNTWMasked256 x mask)
  1754  (VMOVDQU16Masked512 (VPOPCNTW512 x) mask) => (VPOPCNTWMasked512 x mask)
  1755  (VMOVDQU32Masked128 (VPOPCNTD128 x) mask) => (VPOPCNTDMasked128 x mask)
  1756  (VMOVDQU32Masked256 (VPOPCNTD256 x) mask) => (VPOPCNTDMasked256 x mask)
  1757  (VMOVDQU32Masked512 (VPOPCNTD512 x) mask) => (VPOPCNTDMasked512 x mask)
  1758  (VMOVDQU64Masked128 (VPOPCNTQ128 x) mask) => (VPOPCNTQMasked128 x mask)
  1759  (VMOVDQU64Masked256 (VPOPCNTQ256 x) mask) => (VPOPCNTQMasked256 x mask)
  1760  (VMOVDQU64Masked512 (VPOPCNTQ512 x) mask) => (VPOPCNTQMasked512 x mask)
  1761  (VMOVDQU32Masked512 (VPORD512 x y) mask) => (VPORDMasked512 x y mask)
  1762  (VMOVDQU64Masked512 (VPORQ512 x y) mask) => (VPORQMasked512 x y mask)
  1763  (VMOVDQU8Masked128 (VPERMB128 x y) mask) => (VPERMBMasked128 x y mask)
  1764  (VMOVDQU8Masked256 (VPERMB256 x y) mask) => (VPERMBMasked256 x y mask)
  1765  (VMOVDQU8Masked512 (VPERMB512 x y) mask) => (VPERMBMasked512 x y mask)
  1766  (VMOVDQU16Masked128 (VPERMW128 x y) mask) => (VPERMWMasked128 x y mask)
  1767  (VMOVDQU16Masked256 (VPERMW256 x y) mask) => (VPERMWMasked256 x y mask)
  1768  (VMOVDQU16Masked512 (VPERMW512 x y) mask) => (VPERMWMasked512 x y mask)
  1769  (VMOVDQU32Masked256 (VPERMPS256 x y) mask) => (VPERMPSMasked256 x y mask)
  1770  (VMOVDQU32Masked256 (VPERMD256 x y) mask) => (VPERMDMasked256 x y mask)
  1771  (VMOVDQU32Masked512 (VPERMPS512 x y) mask) => (VPERMPSMasked512 x y mask)
  1772  (VMOVDQU32Masked512 (VPERMD512 x y) mask) => (VPERMDMasked512 x y mask)
  1773  (VMOVDQU64Masked256 (VPERMPD256 x y) mask) => (VPERMPDMasked256 x y mask)
  1774  (VMOVDQU64Masked256 (VPERMQ256 x y) mask) => (VPERMQMasked256 x y mask)
  1775  (VMOVDQU64Masked512 (VPERMPD512 x y) mask) => (VPERMPDMasked512 x y mask)
  1776  (VMOVDQU64Masked512 (VPERMQ512 x y) mask) => (VPERMQMasked512 x y mask)
  1777  (VMOVDQU8Masked256 (VPSHUFB256 x y) mask) => (VPSHUFBMasked256 x y mask)
  1778  (VMOVDQU8Masked512 (VPSHUFB512 x y) mask) => (VPSHUFBMasked512 x y mask)
  1779  (VMOVDQU8Masked128 (VPSHUFB128 x y) mask) => (VPSHUFBMasked128 x y mask)
  1780  (VMOVDQU32Masked512 (VRCP14PS512 x) mask) => (VRCP14PSMasked512 x mask)
  1781  (VMOVDQU64Masked128 (VRCP14PD128 x) mask) => (VRCP14PDMasked128 x mask)
  1782  (VMOVDQU64Masked256 (VRCP14PD256 x) mask) => (VRCP14PDMasked256 x mask)
  1783  (VMOVDQU64Masked512 (VRCP14PD512 x) mask) => (VRCP14PDMasked512 x mask)
  1784  (VMOVDQU32Masked512 (VRSQRT14PS512 x) mask) => (VRSQRT14PSMasked512 x mask)
  1785  (VMOVDQU64Masked128 (VRSQRT14PD128 x) mask) => (VRSQRT14PDMasked128 x mask)
  1786  (VMOVDQU64Masked256 (VRSQRT14PD256 x) mask) => (VRSQRT14PDMasked256 x mask)
  1787  (VMOVDQU64Masked512 (VRSQRT14PD512 x) mask) => (VRSQRT14PDMasked512 x mask)
  1788  (VMOVDQU32Masked128 (VPROLVD128 x y) mask) => (VPROLVDMasked128 x y mask)
  1789  (VMOVDQU32Masked256 (VPROLVD256 x y) mask) => (VPROLVDMasked256 x y mask)
  1790  (VMOVDQU32Masked512 (VPROLVD512 x y) mask) => (VPROLVDMasked512 x y mask)
  1791  (VMOVDQU64Masked128 (VPROLVQ128 x y) mask) => (VPROLVQMasked128 x y mask)
  1792  (VMOVDQU64Masked256 (VPROLVQ256 x y) mask) => (VPROLVQMasked256 x y mask)
  1793  (VMOVDQU64Masked512 (VPROLVQ512 x y) mask) => (VPROLVQMasked512 x y mask)
  1794  (VMOVDQU32Masked128 (VPRORVD128 x y) mask) => (VPRORVDMasked128 x y mask)
  1795  (VMOVDQU32Masked256 (VPRORVD256 x y) mask) => (VPRORVDMasked256 x y mask)
  1796  (VMOVDQU32Masked512 (VPRORVD512 x y) mask) => (VPRORVDMasked512 x y mask)
  1797  (VMOVDQU64Masked128 (VPRORVQ128 x y) mask) => (VPRORVQMasked128 x y mask)
  1798  (VMOVDQU64Masked256 (VPRORVQ256 x y) mask) => (VPRORVQMasked256 x y mask)
  1799  (VMOVDQU64Masked512 (VPRORVQ512 x y) mask) => (VPRORVQMasked512 x y mask)
  1800  (VMOVDQU16Masked128 (VPMOVSWB128_128 x) mask) => (VPMOVSWBMasked128_128 x mask)
  1801  (VMOVDQU16Masked256 (VPMOVSWB128_256 x) mask) => (VPMOVSWBMasked128_256 x mask)
  1802  (VMOVDQU16Masked256 (VPMOVSWB256 x) mask) => (VPMOVSWBMasked256 x mask)
  1803  (VMOVDQU32Masked128 (VPMOVSDB128_128 x) mask) => (VPMOVSDBMasked128_128 x mask)
  1804  (VMOVDQU32Masked256 (VPMOVSDB128_256 x) mask) => (VPMOVSDBMasked128_256 x mask)
  1805  (VMOVDQU32Masked512 (VPMOVSDB128_512 x) mask) => (VPMOVSDBMasked128_512 x mask)
  1806  (VMOVDQU64Masked128 (VPMOVSQB128_128 x) mask) => (VPMOVSQBMasked128_128 x mask)
  1807  (VMOVDQU64Masked256 (VPMOVSQB128_256 x) mask) => (VPMOVSQBMasked128_256 x mask)
  1808  (VMOVDQU64Masked512 (VPMOVSQB128_512 x) mask) => (VPMOVSQBMasked128_512 x mask)
  1809  (VMOVDQU32Masked256 (VPACKSSDW256 x y) mask) => (VPACKSSDWMasked256 x y mask)
  1810  (VMOVDQU32Masked512 (VPACKSSDW512 x y) mask) => (VPACKSSDWMasked512 x y mask)
  1811  (VMOVDQU32Masked128 (VPACKSSDW128 x y) mask) => (VPACKSSDWMasked128 x y mask)
  1812  (VMOVDQU32Masked128 (VPMOVSDW128_128 x) mask) => (VPMOVSDWMasked128_128 x mask)
  1813  (VMOVDQU32Masked256 (VPMOVSDW128_256 x) mask) => (VPMOVSDWMasked128_256 x mask)
  1814  (VMOVDQU32Masked256 (VPMOVSDW256 x) mask) => (VPMOVSDWMasked256 x mask)
  1815  (VMOVDQU64Masked128 (VPMOVSQW128_128 x) mask) => (VPMOVSQWMasked128_128 x mask)
  1816  (VMOVDQU64Masked256 (VPMOVSQW128_256 x) mask) => (VPMOVSQWMasked128_256 x mask)
  1817  (VMOVDQU64Masked512 (VPMOVSQW128_512 x) mask) => (VPMOVSQWMasked128_512 x mask)
  1818  (VMOVDQU64Masked128 (VPMOVSQD128_128 x) mask) => (VPMOVSQDMasked128_128 x mask)
  1819  (VMOVDQU64Masked256 (VPMOVSQD128_256 x) mask) => (VPMOVSQDMasked128_256 x mask)
  1820  (VMOVDQU64Masked256 (VPMOVSQD256 x) mask) => (VPMOVSQDMasked256 x mask)
  1821  (VMOVDQU16Masked128 (VPMOVUSWB128_128 x) mask) => (VPMOVUSWBMasked128_128 x mask)
  1822  (VMOVDQU16Masked256 (VPMOVUSWB128_256 x) mask) => (VPMOVUSWBMasked128_256 x mask)
  1823  (VMOVDQU16Masked256 (VPMOVUSWB256 x) mask) => (VPMOVUSWBMasked256 x mask)
  1824  (VMOVDQU32Masked128 (VPMOVUSDB128_128 x) mask) => (VPMOVUSDBMasked128_128 x mask)
  1825  (VMOVDQU32Masked256 (VPMOVUSDB128_256 x) mask) => (VPMOVUSDBMasked128_256 x mask)
  1826  (VMOVDQU32Masked512 (VPMOVUSDB128_512 x) mask) => (VPMOVUSDBMasked128_512 x mask)
  1827  (VMOVDQU64Masked128 (VPMOVUSQB128_128 x) mask) => (VPMOVUSQBMasked128_128 x mask)
  1828  (VMOVDQU64Masked256 (VPMOVUSQB128_256 x) mask) => (VPMOVUSQBMasked128_256 x mask)
  1829  (VMOVDQU64Masked512 (VPMOVUSQB128_512 x) mask) => (VPMOVUSQBMasked128_512 x mask)
  1830  (VMOVDQU32Masked256 (VPACKUSDW256 x y) mask) => (VPACKUSDWMasked256 x y mask)
  1831  (VMOVDQU32Masked512 (VPACKUSDW512 x y) mask) => (VPACKUSDWMasked512 x y mask)
  1832  (VMOVDQU32Masked128 (VPACKUSDW128 x y) mask) => (VPACKUSDWMasked128 x y mask)
  1833  (VMOVDQU32Masked128 (VPMOVUSDW128_128 x) mask) => (VPMOVUSDWMasked128_128 x mask)
  1834  (VMOVDQU32Masked256 (VPMOVUSDW128_256 x) mask) => (VPMOVUSDWMasked128_256 x mask)
  1835  (VMOVDQU32Masked256 (VPMOVUSDW256 x) mask) => (VPMOVUSDWMasked256 x mask)
  1836  (VMOVDQU64Masked128 (VPMOVUSQW128_128 x) mask) => (VPMOVUSQWMasked128_128 x mask)
  1837  (VMOVDQU64Masked256 (VPMOVUSQW128_256 x) mask) => (VPMOVUSQWMasked128_256 x mask)
  1838  (VMOVDQU64Masked512 (VPMOVUSQW128_512 x) mask) => (VPMOVUSQWMasked128_512 x mask)
  1839  (VMOVDQU64Masked128 (VPMOVUSQD128_128 x) mask) => (VPMOVUSQDMasked128_128 x mask)
  1840  (VMOVDQU64Masked256 (VPMOVUSQD128_256 x) mask) => (VPMOVUSQDMasked128_256 x mask)
  1841  (VMOVDQU64Masked256 (VPMOVUSQD256 x) mask) => (VPMOVUSQDMasked256 x mask)
  1842  (VMOVDQU32Masked128 (VSCALEFPS128 x y) mask) => (VSCALEFPSMasked128 x y mask)
  1843  (VMOVDQU32Masked256 (VSCALEFPS256 x y) mask) => (VSCALEFPSMasked256 x y mask)
  1844  (VMOVDQU32Masked512 (VSCALEFPS512 x y) mask) => (VSCALEFPSMasked512 x y mask)
  1845  (VMOVDQU64Masked128 (VSCALEFPD128 x y) mask) => (VSCALEFPDMasked128 x y mask)
  1846  (VMOVDQU64Masked256 (VSCALEFPD256 x y) mask) => (VSCALEFPDMasked256 x y mask)
  1847  (VMOVDQU64Masked512 (VSCALEFPD512 x y) mask) => (VSCALEFPDMasked512 x y mask)
  1848  (VMOVDQU16Masked128 (VPSHLDW128 [a] x y) mask) => (VPSHLDWMasked128 [a] x y mask)
  1849  (VMOVDQU16Masked256 (VPSHLDW256 [a] x y) mask) => (VPSHLDWMasked256 [a] x y mask)
  1850  (VMOVDQU16Masked512 (VPSHLDW512 [a] x y) mask) => (VPSHLDWMasked512 [a] x y mask)
  1851  (VMOVDQU32Masked128 (VPSHLDD128 [a] x y) mask) => (VPSHLDDMasked128 [a] x y mask)
  1852  (VMOVDQU32Masked256 (VPSHLDD256 [a] x y) mask) => (VPSHLDDMasked256 [a] x y mask)
  1853  (VMOVDQU32Masked512 (VPSHLDD512 [a] x y) mask) => (VPSHLDDMasked512 [a] x y mask)
  1854  (VMOVDQU64Masked128 (VPSHLDQ128 [a] x y) mask) => (VPSHLDQMasked128 [a] x y mask)
  1855  (VMOVDQU64Masked256 (VPSHLDQ256 [a] x y) mask) => (VPSHLDQMasked256 [a] x y mask)
  1856  (VMOVDQU64Masked512 (VPSHLDQ512 [a] x y) mask) => (VPSHLDQMasked512 [a] x y mask)
  1857  (VMOVDQU16Masked128 (VPSLLW128 x y) mask) => (VPSLLWMasked128 x y mask)
  1858  (VMOVDQU16Masked256 (VPSLLW256 x y) mask) => (VPSLLWMasked256 x y mask)
  1859  (VMOVDQU16Masked512 (VPSLLW512 x y) mask) => (VPSLLWMasked512 x y mask)
  1860  (VMOVDQU32Masked128 (VPSLLD128 x y) mask) => (VPSLLDMasked128 x y mask)
  1861  (VMOVDQU32Masked256 (VPSLLD256 x y) mask) => (VPSLLDMasked256 x y mask)
  1862  (VMOVDQU32Masked512 (VPSLLD512 x y) mask) => (VPSLLDMasked512 x y mask)
  1863  (VMOVDQU64Masked128 (VPSLLQ128 x y) mask) => (VPSLLQMasked128 x y mask)
  1864  (VMOVDQU64Masked256 (VPSLLQ256 x y) mask) => (VPSLLQMasked256 x y mask)
  1865  (VMOVDQU64Masked512 (VPSLLQ512 x y) mask) => (VPSLLQMasked512 x y mask)
  1866  (VMOVDQU16Masked128 (VPSHRDW128 [a] x y) mask) => (VPSHRDWMasked128 [a] x y mask)
  1867  (VMOVDQU16Masked256 (VPSHRDW256 [a] x y) mask) => (VPSHRDWMasked256 [a] x y mask)
  1868  (VMOVDQU16Masked512 (VPSHRDW512 [a] x y) mask) => (VPSHRDWMasked512 [a] x y mask)
  1869  (VMOVDQU32Masked128 (VPSHRDD128 [a] x y) mask) => (VPSHRDDMasked128 [a] x y mask)
  1870  (VMOVDQU32Masked256 (VPSHRDD256 [a] x y) mask) => (VPSHRDDMasked256 [a] x y mask)
  1871  (VMOVDQU32Masked512 (VPSHRDD512 [a] x y) mask) => (VPSHRDDMasked512 [a] x y mask)
  1872  (VMOVDQU64Masked128 (VPSHRDQ128 [a] x y) mask) => (VPSHRDQMasked128 [a] x y mask)
  1873  (VMOVDQU64Masked256 (VPSHRDQ256 [a] x y) mask) => (VPSHRDQMasked256 [a] x y mask)
  1874  (VMOVDQU64Masked512 (VPSHRDQ512 [a] x y) mask) => (VPSHRDQMasked512 [a] x y mask)
  1875  (VMOVDQU16Masked128 (VPSRAW128 x y) mask) => (VPSRAWMasked128 x y mask)
  1876  (VMOVDQU16Masked256 (VPSRAW256 x y) mask) => (VPSRAWMasked256 x y mask)
  1877  (VMOVDQU16Masked512 (VPSRAW512 x y) mask) => (VPSRAWMasked512 x y mask)
  1878  (VMOVDQU32Masked128 (VPSRAD128 x y) mask) => (VPSRADMasked128 x y mask)
  1879  (VMOVDQU32Masked256 (VPSRAD256 x y) mask) => (VPSRADMasked256 x y mask)
  1880  (VMOVDQU32Masked512 (VPSRAD512 x y) mask) => (VPSRADMasked512 x y mask)
  1881  (VMOVDQU64Masked128 (VPSRAQ128 x y) mask) => (VPSRAQMasked128 x y mask)
  1882  (VMOVDQU64Masked256 (VPSRAQ256 x y) mask) => (VPSRAQMasked256 x y mask)
  1883  (VMOVDQU64Masked512 (VPSRAQ512 x y) mask) => (VPSRAQMasked512 x y mask)
  1884  (VMOVDQU16Masked128 (VPSRLW128 x y) mask) => (VPSRLWMasked128 x y mask)
  1885  (VMOVDQU16Masked256 (VPSRLW256 x y) mask) => (VPSRLWMasked256 x y mask)
  1886  (VMOVDQU16Masked512 (VPSRLW512 x y) mask) => (VPSRLWMasked512 x y mask)
  1887  (VMOVDQU32Masked128 (VPSRLD128 x y) mask) => (VPSRLDMasked128 x y mask)
  1888  (VMOVDQU32Masked256 (VPSRLD256 x y) mask) => (VPSRLDMasked256 x y mask)
  1889  (VMOVDQU32Masked512 (VPSRLD512 x y) mask) => (VPSRLDMasked512 x y mask)
  1890  (VMOVDQU64Masked128 (VPSRLQ128 x y) mask) => (VPSRLQMasked128 x y mask)
  1891  (VMOVDQU64Masked256 (VPSRLQ256 x y) mask) => (VPSRLQMasked256 x y mask)
  1892  (VMOVDQU64Masked512 (VPSRLQ512 x y) mask) => (VPSRLQMasked512 x y mask)
  1893  (VMOVDQU16Masked128 (VPSHLDVW128 x y z) mask) => (VPSHLDVWMasked128 x y z mask)
  1894  (VMOVDQU16Masked256 (VPSHLDVW256 x y z) mask) => (VPSHLDVWMasked256 x y z mask)
  1895  (VMOVDQU16Masked512 (VPSHLDVW512 x y z) mask) => (VPSHLDVWMasked512 x y z mask)
  1896  (VMOVDQU32Masked128 (VPSHLDVD128 x y z) mask) => (VPSHLDVDMasked128 x y z mask)
  1897  (VMOVDQU32Masked256 (VPSHLDVD256 x y z) mask) => (VPSHLDVDMasked256 x y z mask)
  1898  (VMOVDQU32Masked512 (VPSHLDVD512 x y z) mask) => (VPSHLDVDMasked512 x y z mask)
  1899  (VMOVDQU64Masked128 (VPSHLDVQ128 x y z) mask) => (VPSHLDVQMasked128 x y z mask)
  1900  (VMOVDQU64Masked256 (VPSHLDVQ256 x y z) mask) => (VPSHLDVQMasked256 x y z mask)
  1901  (VMOVDQU64Masked512 (VPSHLDVQ512 x y z) mask) => (VPSHLDVQMasked512 x y z mask)
  1902  (VMOVDQU16Masked128 (VPSLLVW128 x y) mask) => (VPSLLVWMasked128 x y mask)
  1903  (VMOVDQU16Masked256 (VPSLLVW256 x y) mask) => (VPSLLVWMasked256 x y mask)
  1904  (VMOVDQU16Masked512 (VPSLLVW512 x y) mask) => (VPSLLVWMasked512 x y mask)
  1905  (VMOVDQU32Masked128 (VPSLLVD128 x y) mask) => (VPSLLVDMasked128 x y mask)
  1906  (VMOVDQU32Masked256 (VPSLLVD256 x y) mask) => (VPSLLVDMasked256 x y mask)
  1907  (VMOVDQU32Masked512 (VPSLLVD512 x y) mask) => (VPSLLVDMasked512 x y mask)
  1908  (VMOVDQU64Masked128 (VPSLLVQ128 x y) mask) => (VPSLLVQMasked128 x y mask)
  1909  (VMOVDQU64Masked256 (VPSLLVQ256 x y) mask) => (VPSLLVQMasked256 x y mask)
  1910  (VMOVDQU64Masked512 (VPSLLVQ512 x y) mask) => (VPSLLVQMasked512 x y mask)
  1911  (VMOVDQU16Masked128 (VPSHRDVW128 x y z) mask) => (VPSHRDVWMasked128 x y z mask)
  1912  (VMOVDQU16Masked256 (VPSHRDVW256 x y z) mask) => (VPSHRDVWMasked256 x y z mask)
  1913  (VMOVDQU16Masked512 (VPSHRDVW512 x y z) mask) => (VPSHRDVWMasked512 x y z mask)
  1914  (VMOVDQU32Masked128 (VPSHRDVD128 x y z) mask) => (VPSHRDVDMasked128 x y z mask)
  1915  (VMOVDQU32Masked256 (VPSHRDVD256 x y z) mask) => (VPSHRDVDMasked256 x y z mask)
  1916  (VMOVDQU32Masked512 (VPSHRDVD512 x y z) mask) => (VPSHRDVDMasked512 x y z mask)
  1917  (VMOVDQU64Masked128 (VPSHRDVQ128 x y z) mask) => (VPSHRDVQMasked128 x y z mask)
  1918  (VMOVDQU64Masked256 (VPSHRDVQ256 x y z) mask) => (VPSHRDVQMasked256 x y z mask)
  1919  (VMOVDQU64Masked512 (VPSHRDVQ512 x y z) mask) => (VPSHRDVQMasked512 x y z mask)
  1920  (VMOVDQU16Masked128 (VPSRAVW128 x y) mask) => (VPSRAVWMasked128 x y mask)
  1921  (VMOVDQU16Masked256 (VPSRAVW256 x y) mask) => (VPSRAVWMasked256 x y mask)
  1922  (VMOVDQU16Masked512 (VPSRAVW512 x y) mask) => (VPSRAVWMasked512 x y mask)
  1923  (VMOVDQU32Masked128 (VPSRAVD128 x y) mask) => (VPSRAVDMasked128 x y mask)
  1924  (VMOVDQU32Masked256 (VPSRAVD256 x y) mask) => (VPSRAVDMasked256 x y mask)
  1925  (VMOVDQU32Masked512 (VPSRAVD512 x y) mask) => (VPSRAVDMasked512 x y mask)
  1926  (VMOVDQU64Masked128 (VPSRAVQ128 x y) mask) => (VPSRAVQMasked128 x y mask)
  1927  (VMOVDQU64Masked256 (VPSRAVQ256 x y) mask) => (VPSRAVQMasked256 x y mask)
  1928  (VMOVDQU64Masked512 (VPSRAVQ512 x y) mask) => (VPSRAVQMasked512 x y mask)
  1929  (VMOVDQU16Masked128 (VPSRLVW128 x y) mask) => (VPSRLVWMasked128 x y mask)
  1930  (VMOVDQU16Masked256 (VPSRLVW256 x y) mask) => (VPSRLVWMasked256 x y mask)
  1931  (VMOVDQU16Masked512 (VPSRLVW512 x y) mask) => (VPSRLVWMasked512 x y mask)
  1932  (VMOVDQU32Masked128 (VPSRLVD128 x y) mask) => (VPSRLVDMasked128 x y mask)
  1933  (VMOVDQU32Masked256 (VPSRLVD256 x y) mask) => (VPSRLVDMasked256 x y mask)
  1934  (VMOVDQU32Masked512 (VPSRLVD512 x y) mask) => (VPSRLVDMasked512 x y mask)
  1935  (VMOVDQU64Masked128 (VPSRLVQ128 x y) mask) => (VPSRLVQMasked128 x y mask)
  1936  (VMOVDQU64Masked256 (VPSRLVQ256 x y) mask) => (VPSRLVQMasked256 x y mask)
  1937  (VMOVDQU64Masked512 (VPSRLVQ512 x y) mask) => (VPSRLVQMasked512 x y mask)
  1938  (VMOVDQU32Masked128 (VSQRTPS128 x) mask) => (VSQRTPSMasked128 x mask)
  1939  (VMOVDQU32Masked256 (VSQRTPS256 x) mask) => (VSQRTPSMasked256 x mask)
  1940  (VMOVDQU32Masked512 (VSQRTPS512 x) mask) => (VSQRTPSMasked512 x mask)
  1941  (VMOVDQU64Masked128 (VSQRTPD128 x) mask) => (VSQRTPDMasked128 x mask)
  1942  (VMOVDQU64Masked256 (VSQRTPD256 x) mask) => (VSQRTPDMasked256 x mask)
  1943  (VMOVDQU64Masked512 (VSQRTPD512 x) mask) => (VSQRTPDMasked512 x mask)
  1944  (VMOVDQU32Masked128 (VSUBPS128 x y) mask) => (VSUBPSMasked128 x y mask)
  1945  (VMOVDQU32Masked256 (VSUBPS256 x y) mask) => (VSUBPSMasked256 x y mask)
  1946  (VMOVDQU32Masked512 (VSUBPS512 x y) mask) => (VSUBPSMasked512 x y mask)
  1947  (VMOVDQU64Masked128 (VSUBPD128 x y) mask) => (VSUBPDMasked128 x y mask)
  1948  (VMOVDQU64Masked256 (VSUBPD256 x y) mask) => (VSUBPDMasked256 x y mask)
  1949  (VMOVDQU64Masked512 (VSUBPD512 x y) mask) => (VSUBPDMasked512 x y mask)
  1950  (VMOVDQU8Masked128 (VPSUBB128 x y) mask) => (VPSUBBMasked128 x y mask)
  1951  (VMOVDQU8Masked256 (VPSUBB256 x y) mask) => (VPSUBBMasked256 x y mask)
  1952  (VMOVDQU8Masked512 (VPSUBB512 x y) mask) => (VPSUBBMasked512 x y mask)
  1953  (VMOVDQU16Masked128 (VPSUBW128 x y) mask) => (VPSUBWMasked128 x y mask)
  1954  (VMOVDQU16Masked256 (VPSUBW256 x y) mask) => (VPSUBWMasked256 x y mask)
  1955  (VMOVDQU16Masked512 (VPSUBW512 x y) mask) => (VPSUBWMasked512 x y mask)
  1956  (VMOVDQU32Masked128 (VPSUBD128 x y) mask) => (VPSUBDMasked128 x y mask)
  1957  (VMOVDQU32Masked256 (VPSUBD256 x y) mask) => (VPSUBDMasked256 x y mask)
  1958  (VMOVDQU32Masked512 (VPSUBD512 x y) mask) => (VPSUBDMasked512 x y mask)
  1959  (VMOVDQU64Masked128 (VPSUBQ128 x y) mask) => (VPSUBQMasked128 x y mask)
  1960  (VMOVDQU64Masked256 (VPSUBQ256 x y) mask) => (VPSUBQMasked256 x y mask)
  1961  (VMOVDQU64Masked512 (VPSUBQ512 x y) mask) => (VPSUBQMasked512 x y mask)
  1962  (VMOVDQU8Masked128 (VPSUBSB128 x y) mask) => (VPSUBSBMasked128 x y mask)
  1963  (VMOVDQU8Masked256 (VPSUBSB256 x y) mask) => (VPSUBSBMasked256 x y mask)
  1964  (VMOVDQU8Masked512 (VPSUBSB512 x y) mask) => (VPSUBSBMasked512 x y mask)
  1965  (VMOVDQU16Masked128 (VPSUBSW128 x y) mask) => (VPSUBSWMasked128 x y mask)
  1966  (VMOVDQU16Masked256 (VPSUBSW256 x y) mask) => (VPSUBSWMasked256 x y mask)
  1967  (VMOVDQU16Masked512 (VPSUBSW512 x y) mask) => (VPSUBSWMasked512 x y mask)
  1968  (VMOVDQU8Masked128 (VPSUBUSB128 x y) mask) => (VPSUBUSBMasked128 x y mask)
  1969  (VMOVDQU8Masked256 (VPSUBUSB256 x y) mask) => (VPSUBUSBMasked256 x y mask)
  1970  (VMOVDQU8Masked512 (VPSUBUSB512 x y) mask) => (VPSUBUSBMasked512 x y mask)
  1971  (VMOVDQU16Masked128 (VPSUBUSW128 x y) mask) => (VPSUBUSWMasked128 x y mask)
  1972  (VMOVDQU16Masked256 (VPSUBUSW256 x y) mask) => (VPSUBUSWMasked256 x y mask)
  1973  (VMOVDQU16Masked512 (VPSUBUSW512 x y) mask) => (VPSUBUSWMasked512 x y mask)
  1974  (VMOVDQU16Masked128 (VPMOVWB128_128 x) mask) => (VPMOVWBMasked128_128 x mask)
  1975  (VMOVDQU16Masked256 (VPMOVWB128_256 x) mask) => (VPMOVWBMasked128_256 x mask)
  1976  (VMOVDQU16Masked256 (VPMOVWB256 x) mask) => (VPMOVWBMasked256 x mask)
  1977  (VMOVDQU32Masked128 (VPMOVDB128_128 x) mask) => (VPMOVDBMasked128_128 x mask)
  1978  (VMOVDQU32Masked256 (VPMOVDB128_256 x) mask) => (VPMOVDBMasked128_256 x mask)
  1979  (VMOVDQU32Masked512 (VPMOVDB128_512 x) mask) => (VPMOVDBMasked128_512 x mask)
  1980  (VMOVDQU64Masked128 (VPMOVQB128_128 x) mask) => (VPMOVQBMasked128_128 x mask)
  1981  (VMOVDQU64Masked256 (VPMOVQB128_256 x) mask) => (VPMOVQBMasked128_256 x mask)
  1982  (VMOVDQU64Masked512 (VPMOVQB128_512 x) mask) => (VPMOVQBMasked128_512 x mask)
  1983  (VMOVDQU32Masked128 (VPMOVDW128_128 x) mask) => (VPMOVDWMasked128_128 x mask)
  1984  (VMOVDQU32Masked256 (VPMOVDW128_256 x) mask) => (VPMOVDWMasked128_256 x mask)
  1985  (VMOVDQU32Masked256 (VPMOVDW256 x) mask) => (VPMOVDWMasked256 x mask)
  1986  (VMOVDQU64Masked128 (VPMOVQW128_128 x) mask) => (VPMOVQWMasked128_128 x mask)
  1987  (VMOVDQU64Masked256 (VPMOVQW128_256 x) mask) => (VPMOVQWMasked128_256 x mask)
  1988  (VMOVDQU64Masked512 (VPMOVQW128_512 x) mask) => (VPMOVQWMasked128_512 x mask)
  1989  (VMOVDQU64Masked128 (VPMOVQD128_128 x) mask) => (VPMOVQDMasked128_128 x mask)
  1990  (VMOVDQU64Masked256 (VPMOVQD128_256 x) mask) => (VPMOVQDMasked128_256 x mask)
  1991  (VMOVDQU64Masked256 (VPMOVQD256 x) mask) => (VPMOVQDMasked256 x mask)
  1992  (VMOVDQU32Masked512 (VPXORD512 x y) mask) => (VPXORDMasked512 x y mask)
  1993  (VMOVDQU64Masked512 (VPXORQ512 x y) mask) => (VPXORQMasked512 x y mask)
  1994  (VMOVDQU32Masked256 (VPSHUFD256 [a] x) mask) => (VPSHUFDMasked256 [a] x mask)
  1995  (VMOVDQU32Masked512 (VPSHUFD512 [a] x) mask) => (VPSHUFDMasked512 [a] x mask)
  1996  (VMOVDQU16Masked256 (VPSHUFHW256 [a] x) mask) => (VPSHUFHWMasked256 [a] x mask)
  1997  (VMOVDQU16Masked512 (VPSHUFHW512 [a] x) mask) => (VPSHUFHWMasked512 [a] x mask)
  1998  (VMOVDQU16Masked128 (VPSHUFHW128 [a] x) mask) => (VPSHUFHWMasked128 [a] x mask)
  1999  (VMOVDQU16Masked256 (VPSHUFLW256 [a] x) mask) => (VPSHUFLWMasked256 [a] x mask)
  2000  (VMOVDQU16Masked512 (VPSHUFLW512 [a] x) mask) => (VPSHUFLWMasked512 [a] x mask)
  2001  (VMOVDQU16Masked128 (VPSHUFLW128 [a] x) mask) => (VPSHUFLWMasked128 [a] x mask)
  2002  (VMOVDQU32Masked128 (VPSHUFD128 [a] x) mask) => (VPSHUFDMasked128 [a] x mask)
  2003  (VMOVDQU16Masked128 (VPSLLW128const [a] x) mask) => (VPSLLWMasked128const [a] x mask)
  2004  (VMOVDQU16Masked256 (VPSLLW256const [a] x) mask) => (VPSLLWMasked256const [a] x mask)
  2005  (VMOVDQU16Masked512 (VPSLLW512const [a] x) mask) => (VPSLLWMasked512const [a] x mask)
  2006  (VMOVDQU32Masked128 (VPSLLD128const [a] x) mask) => (VPSLLDMasked128const [a] x mask)
  2007  (VMOVDQU32Masked256 (VPSLLD256const [a] x) mask) => (VPSLLDMasked256const [a] x mask)
  2008  (VMOVDQU32Masked512 (VPSLLD512const [a] x) mask) => (VPSLLDMasked512const [a] x mask)
  2009  (VMOVDQU64Masked128 (VPSLLQ128const [a] x) mask) => (VPSLLQMasked128const [a] x mask)
  2010  (VMOVDQU64Masked256 (VPSLLQ256const [a] x) mask) => (VPSLLQMasked256const [a] x mask)
  2011  (VMOVDQU64Masked512 (VPSLLQ512const [a] x) mask) => (VPSLLQMasked512const [a] x mask)
  2012  (VMOVDQU16Masked128 (VPSRAW128const [a] x) mask) => (VPSRAWMasked128const [a] x mask)
  2013  (VMOVDQU16Masked256 (VPSRAW256const [a] x) mask) => (VPSRAWMasked256const [a] x mask)
  2014  (VMOVDQU16Masked512 (VPSRAW512const [a] x) mask) => (VPSRAWMasked512const [a] x mask)
  2015  (VMOVDQU32Masked128 (VPSRAD128const [a] x) mask) => (VPSRADMasked128const [a] x mask)
  2016  (VMOVDQU32Masked256 (VPSRAD256const [a] x) mask) => (VPSRADMasked256const [a] x mask)
  2017  (VMOVDQU32Masked512 (VPSRAD512const [a] x) mask) => (VPSRADMasked512const [a] x mask)
  2018  (VMOVDQU64Masked128 (VPSRAQ128const [a] x) mask) => (VPSRAQMasked128const [a] x mask)
  2019  (VMOVDQU64Masked256 (VPSRAQ256const [a] x) mask) => (VPSRAQMasked256const [a] x mask)
  2020  (VMOVDQU64Masked512 (VPSRAQ512const [a] x) mask) => (VPSRAQMasked512const [a] x mask)
  2021  (VMOVDQU16Masked128 (VPSRLW128const [a] x) mask) => (VPSRLWMasked128const [a] x mask)
  2022  (VMOVDQU16Masked256 (VPSRLW256const [a] x) mask) => (VPSRLWMasked256const [a] x mask)
  2023  (VMOVDQU16Masked512 (VPSRLW512const [a] x) mask) => (VPSRLWMasked512const [a] x mask)
  2024  (VMOVDQU32Masked128 (VPSRLD128const [a] x) mask) => (VPSRLDMasked128const [a] x mask)
  2025  (VMOVDQU32Masked256 (VPSRLD256const [a] x) mask) => (VPSRLDMasked256const [a] x mask)
  2026  (VMOVDQU32Masked512 (VPSRLD512const [a] x) mask) => (VPSRLDMasked512const [a] x mask)
  2027  (VMOVDQU64Masked128 (VPSRLQ128const [a] x) mask) => (VPSRLQMasked128const [a] x mask)
  2028  (VMOVDQU64Masked256 (VPSRLQ256const [a] x) mask) => (VPSRLQMasked256const [a] x mask)
  2029  (VMOVDQU64Masked512 (VPSRLQ512const [a] x) mask) => (VPSRLQMasked512const [a] x mask)
  2030  (VPBLENDMBMasked512 dst (VGF2P8MULB512 x y) mask) => (VGF2P8MULBMasked512Merging dst x y mask)
  2031  (VPBLENDMBMasked512 dst (VPABSB512 x) mask) => (VPABSBMasked512Merging dst x mask)
  2032  (VPBLENDMBMasked512 dst (VPADDB512 x y) mask) => (VPADDBMasked512Merging dst x y mask)
  2033  (VPBLENDMBMasked512 dst (VPADDSB512 x y) mask) => (VPADDSBMasked512Merging dst x y mask)
  2034  (VPBLENDMBMasked512 dst (VPADDUSB512 x y) mask) => (VPADDUSBMasked512Merging dst x y mask)
  2035  (VPBLENDMBMasked512 dst (VPAVGB512 x y) mask) => (VPAVGBMasked512Merging dst x y mask)
  2036  (VPBLENDMBMasked512 dst (VPMAXSB512 x y) mask) => (VPMAXSBMasked512Merging dst x y mask)
  2037  (VPBLENDMBMasked512 dst (VPMAXUB512 x y) mask) => (VPMAXUBMasked512Merging dst x y mask)
  2038  (VPBLENDMBMasked512 dst (VPMINSB512 x y) mask) => (VPMINSBMasked512Merging dst x y mask)
  2039  (VPBLENDMBMasked512 dst (VPMINUB512 x y) mask) => (VPMINUBMasked512Merging dst x y mask)
  2040  (VPBLENDMBMasked512 dst (VPOPCNTB512 x) mask) => (VPOPCNTBMasked512Merging dst x mask)
  2041  (VPBLENDMBMasked512 dst (VPSHUFB512 x y) mask) => (VPSHUFBMasked512Merging dst x y mask)
  2042  (VPBLENDMBMasked512 dst (VPSUBB512 x y) mask) => (VPSUBBMasked512Merging dst x y mask)
  2043  (VPBLENDMBMasked512 dst (VPSUBSB512 x y) mask) => (VPSUBSBMasked512Merging dst x y mask)
  2044  (VPBLENDMBMasked512 dst (VPSUBUSB512 x y) mask) => (VPSUBUSBMasked512Merging dst x y mask)
  2045  (VPBLENDMDMasked512 dst (VADDPS512 x y) mask) => (VADDPSMasked512Merging dst x y mask)
  2046  (VPBLENDMDMasked512 dst (VCVTDQ2PS512 x) mask) => (VCVTDQ2PSMasked512Merging dst x mask)
  2047  (VPBLENDMDMasked512 dst (VCVTTPS2DQ512 x) mask) => (VCVTTPS2DQMasked512Merging dst x mask)
  2048  (VPBLENDMDMasked512 dst (VCVTTPS2UDQ512 x) mask) => (VCVTTPS2UDQMasked512Merging dst x mask)
  2049  (VPBLENDMDMasked512 dst (VCVTUDQ2PS512 x) mask) => (VCVTUDQ2PSMasked512Merging dst x mask)
  2050  (VPBLENDMDMasked512 dst (VDIVPS512 x y) mask) => (VDIVPSMasked512Merging dst x y mask)
  2051  (VPBLENDMDMasked512 dst (VMAXPS512 x y) mask) => (VMAXPSMasked512Merging dst x y mask)
  2052  (VPBLENDMDMasked512 dst (VMINPS512 x y) mask) => (VMINPSMasked512Merging dst x y mask)
  2053  (VPBLENDMDMasked512 dst (VMULPS512 x y) mask) => (VMULPSMasked512Merging dst x y mask)
  2054  (VPBLENDMDMasked512 dst (VPABSD512 x) mask) => (VPABSDMasked512Merging dst x mask)
  2055  (VPBLENDMDMasked512 dst (VPACKSSDW512 x y) mask) => (VPACKSSDWMasked512Merging dst x y mask)
  2056  (VPBLENDMDMasked512 dst (VPACKUSDW512 x y) mask) => (VPACKUSDWMasked512Merging dst x y mask)
  2057  (VPBLENDMDMasked512 dst (VPADDD512 x y) mask) => (VPADDDMasked512Merging dst x y mask)
  2058  (VPBLENDMDMasked512 dst (VPANDD512 x y) mask) => (VPANDDMasked512Merging dst x y mask)
  2059  (VPBLENDMDMasked512 dst (VPLZCNTD512 x) mask) => (VPLZCNTDMasked512Merging dst x mask)
  2060  (VPBLENDMDMasked512 dst (VPMAXSD512 x y) mask) => (VPMAXSDMasked512Merging dst x y mask)
  2061  (VPBLENDMDMasked512 dst (VPMAXUD512 x y) mask) => (VPMAXUDMasked512Merging dst x y mask)
  2062  (VPBLENDMDMasked512 dst (VPMINSD512 x y) mask) => (VPMINSDMasked512Merging dst x y mask)
  2063  (VPBLENDMDMasked512 dst (VPMINUD512 x y) mask) => (VPMINUDMasked512Merging dst x y mask)
  2064  (VPBLENDMDMasked512 dst (VPMOVDB128_512 x) mask) => (VPMOVDBMasked128_512Merging dst x mask)
  2065  (VPBLENDMDMasked512 dst (VPMOVDW256 x) mask) => (VPMOVDWMasked256Merging dst x mask)
  2066  (VPBLENDMDMasked512 dst (VPMOVSDB128_512 x) mask) => (VPMOVSDBMasked128_512Merging dst x mask)
  2067  (VPBLENDMDMasked512 dst (VPMOVSDW256 x) mask) => (VPMOVSDWMasked256Merging dst x mask)
  2068  (VPBLENDMDMasked512 dst (VPMOVUSDB128_512 x) mask) => (VPMOVUSDBMasked128_512Merging dst x mask)
  2069  (VPBLENDMDMasked512 dst (VPMOVUSDW256 x) mask) => (VPMOVUSDWMasked256Merging dst x mask)
  2070  (VPBLENDMDMasked512 dst (VPMULLD512 x y) mask) => (VPMULLDMasked512Merging dst x y mask)
  2071  (VPBLENDMDMasked512 dst (VPOPCNTD512 x) mask) => (VPOPCNTDMasked512Merging dst x mask)
  2072  (VPBLENDMDMasked512 dst (VPORD512 x y) mask) => (VPORDMasked512Merging dst x y mask)
  2073  (VPBLENDMDMasked512 dst (VPROLVD512 x y) mask) => (VPROLVDMasked512Merging dst x y mask)
  2074  (VPBLENDMDMasked512 dst (VPRORVD512 x y) mask) => (VPRORVDMasked512Merging dst x y mask)
  2075  (VPBLENDMDMasked512 dst (VPSHUFD512 [a] x) mask) => (VPSHUFDMasked512Merging dst [a] x mask)
  2076  (VPBLENDMDMasked512 dst (VPSLLD512const [a] x) mask) => (VPSLLDMasked512constMerging dst [a] x mask)
  2077  (VPBLENDMDMasked512 dst (VPSLLVD512 x y) mask) => (VPSLLVDMasked512Merging dst x y mask)
  2078  (VPBLENDMDMasked512 dst (VPSRAD512const [a] x) mask) => (VPSRADMasked512constMerging dst [a] x mask)
  2079  (VPBLENDMDMasked512 dst (VPSRAVD512 x y) mask) => (VPSRAVDMasked512Merging dst x y mask)
  2080  (VPBLENDMDMasked512 dst (VPSRLD512const [a] x) mask) => (VPSRLDMasked512constMerging dst [a] x mask)
  2081  (VPBLENDMDMasked512 dst (VPSRLVD512 x y) mask) => (VPSRLVDMasked512Merging dst x y mask)
  2082  (VPBLENDMDMasked512 dst (VPSUBD512 x y) mask) => (VPSUBDMasked512Merging dst x y mask)
  2083  (VPBLENDMDMasked512 dst (VPXORD512 x y) mask) => (VPXORDMasked512Merging dst x y mask)
  2084  (VPBLENDMDMasked512 dst (VRCP14PS512 x) mask) => (VRCP14PSMasked512Merging dst x mask)
  2085  (VPBLENDMDMasked512 dst (VREDUCEPS512 [a] x) mask) => (VREDUCEPSMasked512Merging dst [a] x mask)
  2086  (VPBLENDMDMasked512 dst (VRNDSCALEPS512 [a] x) mask) => (VRNDSCALEPSMasked512Merging dst [a] x mask)
  2087  (VPBLENDMDMasked512 dst (VRSQRT14PS512 x) mask) => (VRSQRT14PSMasked512Merging dst x mask)
  2088  (VPBLENDMDMasked512 dst (VSCALEFPS512 x y) mask) => (VSCALEFPSMasked512Merging dst x y mask)
  2089  (VPBLENDMDMasked512 dst (VSQRTPS512 x) mask) => (VSQRTPSMasked512Merging dst x mask)
  2090  (VPBLENDMDMasked512 dst (VSUBPS512 x y) mask) => (VSUBPSMasked512Merging dst x y mask)
  2091  (VPBLENDMQMasked512 dst (VADDPD512 x y) mask) => (VADDPDMasked512Merging dst x y mask)
  2092  (VPBLENDMQMasked512 dst (VCVTPD2PS256 x) mask) => (VCVTPD2PSMasked256Merging dst x mask)
  2093  (VPBLENDMQMasked512 dst (VCVTQQ2PD512 x) mask) => (VCVTQQ2PDMasked512Merging dst x mask)
  2094  (VPBLENDMQMasked512 dst (VCVTQQ2PS256 x) mask) => (VCVTQQ2PSMasked256Merging dst x mask)
  2095  (VPBLENDMQMasked512 dst (VCVTTPD2DQ256 x) mask) => (VCVTTPD2DQMasked256Merging dst x mask)
  2096  (VPBLENDMQMasked512 dst (VCVTTPD2QQ512 x) mask) => (VCVTTPD2QQMasked512Merging dst x mask)
  2097  (VPBLENDMQMasked512 dst (VCVTTPD2UDQ256 x) mask) => (VCVTTPD2UDQMasked256Merging dst x mask)
  2098  (VPBLENDMQMasked512 dst (VCVTTPD2UQQ512 x) mask) => (VCVTTPD2UQQMasked512Merging dst x mask)
  2099  (VPBLENDMQMasked512 dst (VCVTUQQ2PD512 x) mask) => (VCVTUQQ2PDMasked512Merging dst x mask)
  2100  (VPBLENDMQMasked512 dst (VCVTUQQ2PS256 x) mask) => (VCVTUQQ2PSMasked256Merging dst x mask)
  2101  (VPBLENDMQMasked512 dst (VDIVPD512 x y) mask) => (VDIVPDMasked512Merging dst x y mask)
  2102  (VPBLENDMQMasked512 dst (VMAXPD512 x y) mask) => (VMAXPDMasked512Merging dst x y mask)
  2103  (VPBLENDMQMasked512 dst (VMINPD512 x y) mask) => (VMINPDMasked512Merging dst x y mask)
  2104  (VPBLENDMQMasked512 dst (VMULPD512 x y) mask) => (VMULPDMasked512Merging dst x y mask)
  2105  (VPBLENDMQMasked512 dst (VPABSQ512 x) mask) => (VPABSQMasked512Merging dst x mask)
  2106  (VPBLENDMQMasked512 dst (VPADDQ512 x y) mask) => (VPADDQMasked512Merging dst x y mask)
  2107  (VPBLENDMQMasked512 dst (VPANDQ512 x y) mask) => (VPANDQMasked512Merging dst x y mask)
  2108  (VPBLENDMQMasked512 dst (VPLZCNTQ512 x) mask) => (VPLZCNTQMasked512Merging dst x mask)
  2109  (VPBLENDMQMasked512 dst (VPMAXSQ512 x y) mask) => (VPMAXSQMasked512Merging dst x y mask)
  2110  (VPBLENDMQMasked512 dst (VPMAXUQ512 x y) mask) => (VPMAXUQMasked512Merging dst x y mask)
  2111  (VPBLENDMQMasked512 dst (VPMINSQ512 x y) mask) => (VPMINSQMasked512Merging dst x y mask)
  2112  (VPBLENDMQMasked512 dst (VPMINUQ512 x y) mask) => (VPMINUQMasked512Merging dst x y mask)
  2113  (VPBLENDMQMasked512 dst (VPMOVQB128_512 x) mask) => (VPMOVQBMasked128_512Merging dst x mask)
  2114  (VPBLENDMQMasked512 dst (VPMOVQD256 x) mask) => (VPMOVQDMasked256Merging dst x mask)
  2115  (VPBLENDMQMasked512 dst (VPMOVQW128_512 x) mask) => (VPMOVQWMasked128_512Merging dst x mask)
  2116  (VPBLENDMQMasked512 dst (VPMOVSQB128_512 x) mask) => (VPMOVSQBMasked128_512Merging dst x mask)
  2117  (VPBLENDMQMasked512 dst (VPMOVSQD256 x) mask) => (VPMOVSQDMasked256Merging dst x mask)
  2118  (VPBLENDMQMasked512 dst (VPMOVSQW128_512 x) mask) => (VPMOVSQWMasked128_512Merging dst x mask)
  2119  (VPBLENDMQMasked512 dst (VPMOVUSQB128_512 x) mask) => (VPMOVUSQBMasked128_512Merging dst x mask)
  2120  (VPBLENDMQMasked512 dst (VPMOVUSQD256 x) mask) => (VPMOVUSQDMasked256Merging dst x mask)
  2121  (VPBLENDMQMasked512 dst (VPMOVUSQW128_512 x) mask) => (VPMOVUSQWMasked128_512Merging dst x mask)
  2122  (VPBLENDMQMasked512 dst (VPMULLQ512 x y) mask) => (VPMULLQMasked512Merging dst x y mask)
  2123  (VPBLENDMQMasked512 dst (VPOPCNTQ512 x) mask) => (VPOPCNTQMasked512Merging dst x mask)
  2124  (VPBLENDMQMasked512 dst (VPORQ512 x y) mask) => (VPORQMasked512Merging dst x y mask)
  2125  (VPBLENDMQMasked512 dst (VPROLVQ512 x y) mask) => (VPROLVQMasked512Merging dst x y mask)
  2126  (VPBLENDMQMasked512 dst (VPRORVQ512 x y) mask) => (VPRORVQMasked512Merging dst x y mask)
  2127  (VPBLENDMQMasked512 dst (VPSLLQ512const [a] x) mask) => (VPSLLQMasked512constMerging dst [a] x mask)
  2128  (VPBLENDMQMasked512 dst (VPSLLVQ512 x y) mask) => (VPSLLVQMasked512Merging dst x y mask)
  2129  (VPBLENDMQMasked512 dst (VPSRAQ512const [a] x) mask) => (VPSRAQMasked512constMerging dst [a] x mask)
  2130  (VPBLENDMQMasked512 dst (VPSRAVQ512 x y) mask) => (VPSRAVQMasked512Merging dst x y mask)
  2131  (VPBLENDMQMasked512 dst (VPSRLQ512const [a] x) mask) => (VPSRLQMasked512constMerging dst [a] x mask)
  2132  (VPBLENDMQMasked512 dst (VPSRLVQ512 x y) mask) => (VPSRLVQMasked512Merging dst x y mask)
  2133  (VPBLENDMQMasked512 dst (VPSUBQ512 x y) mask) => (VPSUBQMasked512Merging dst x y mask)
  2134  (VPBLENDMQMasked512 dst (VPXORQ512 x y) mask) => (VPXORQMasked512Merging dst x y mask)
  2135  (VPBLENDMQMasked512 dst (VRCP14PD512 x) mask) => (VRCP14PDMasked512Merging dst x mask)
  2136  (VPBLENDMQMasked512 dst (VREDUCEPD512 [a] x) mask) => (VREDUCEPDMasked512Merging dst [a] x mask)
  2137  (VPBLENDMQMasked512 dst (VRNDSCALEPD512 [a] x) mask) => (VRNDSCALEPDMasked512Merging dst [a] x mask)
  2138  (VPBLENDMQMasked512 dst (VRSQRT14PD512 x) mask) => (VRSQRT14PDMasked512Merging dst x mask)
  2139  (VPBLENDMQMasked512 dst (VSCALEFPD512 x y) mask) => (VSCALEFPDMasked512Merging dst x y mask)
  2140  (VPBLENDMQMasked512 dst (VSQRTPD512 x) mask) => (VSQRTPDMasked512Merging dst x mask)
  2141  (VPBLENDMQMasked512 dst (VSUBPD512 x y) mask) => (VSUBPDMasked512Merging dst x y mask)
  2142  (VPBLENDMWMasked512 dst (VPABSW512 x) mask) => (VPABSWMasked512Merging dst x mask)
  2143  (VPBLENDMWMasked512 dst (VPADDSW512 x y) mask) => (VPADDSWMasked512Merging dst x y mask)
  2144  (VPBLENDMWMasked512 dst (VPADDUSW512 x y) mask) => (VPADDUSWMasked512Merging dst x y mask)
  2145  (VPBLENDMWMasked512 dst (VPADDW512 x y) mask) => (VPADDWMasked512Merging dst x y mask)
  2146  (VPBLENDMWMasked512 dst (VPAVGW512 x y) mask) => (VPAVGWMasked512Merging dst x y mask)
  2147  (VPBLENDMWMasked512 dst (VPMADDUBSW512 x y) mask) => (VPMADDUBSWMasked512Merging dst x y mask)
  2148  (VPBLENDMWMasked512 dst (VPMADDWD512 x y) mask) => (VPMADDWDMasked512Merging dst x y mask)
  2149  (VPBLENDMWMasked512 dst (VPMAXSW512 x y) mask) => (VPMAXSWMasked512Merging dst x y mask)
  2150  (VPBLENDMWMasked512 dst (VPMAXUW512 x y) mask) => (VPMAXUWMasked512Merging dst x y mask)
  2151  (VPBLENDMWMasked512 dst (VPMINSW512 x y) mask) => (VPMINSWMasked512Merging dst x y mask)
  2152  (VPBLENDMWMasked512 dst (VPMINUW512 x y) mask) => (VPMINUWMasked512Merging dst x y mask)
  2153  (VPBLENDMWMasked512 dst (VPMOVSWB256 x) mask) => (VPMOVSWBMasked256Merging dst x mask)
  2154  (VPBLENDMWMasked512 dst (VPMOVUSWB256 x) mask) => (VPMOVUSWBMasked256Merging dst x mask)
  2155  (VPBLENDMWMasked512 dst (VPMOVWB256 x) mask) => (VPMOVWBMasked256Merging dst x mask)
  2156  (VPBLENDMWMasked512 dst (VPMULHUW512 x y) mask) => (VPMULHUWMasked512Merging dst x y mask)
  2157  (VPBLENDMWMasked512 dst (VPMULHW512 x y) mask) => (VPMULHWMasked512Merging dst x y mask)
  2158  (VPBLENDMWMasked512 dst (VPMULLW512 x y) mask) => (VPMULLWMasked512Merging dst x y mask)
  2159  (VPBLENDMWMasked512 dst (VPOPCNTW512 x) mask) => (VPOPCNTWMasked512Merging dst x mask)
  2160  (VPBLENDMWMasked512 dst (VPSHUFHW512 [a] x) mask) => (VPSHUFHWMasked512Merging dst [a] x mask)
  2161  (VPBLENDMWMasked512 dst (VPSHUFLW512 [a] x) mask) => (VPSHUFLWMasked512Merging dst [a] x mask)
  2162  (VPBLENDMWMasked512 dst (VPSLLVW512 x y) mask) => (VPSLLVWMasked512Merging dst x y mask)
  2163  (VPBLENDMWMasked512 dst (VPSLLW512const [a] x) mask) => (VPSLLWMasked512constMerging dst [a] x mask)
  2164  (VPBLENDMWMasked512 dst (VPSRAVW512 x y) mask) => (VPSRAVWMasked512Merging dst x y mask)
  2165  (VPBLENDMWMasked512 dst (VPSRAW512const [a] x) mask) => (VPSRAWMasked512constMerging dst [a] x mask)
  2166  (VPBLENDMWMasked512 dst (VPSRLVW512 x y) mask) => (VPSRLVWMasked512Merging dst x y mask)
  2167  (VPBLENDMWMasked512 dst (VPSRLW512const [a] x) mask) => (VPSRLWMasked512constMerging dst [a] x mask)
  2168  (VPBLENDMWMasked512 dst (VPSUBSW512 x y) mask) => (VPSUBSWMasked512Merging dst x y mask)
  2169  (VPBLENDMWMasked512 dst (VPSUBUSW512 x y) mask) => (VPSUBUSWMasked512Merging dst x y mask)
  2170  (VPBLENDMWMasked512 dst (VPSUBW512 x y) mask) => (VPSUBWMasked512Merging dst x y mask)
  2171  (VPBLENDVB128 dst (VADDPD128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VADDPDMasked128Merging dst x y (VPMOVVec64x2ToM <types.TypeMask> mask))
  2172  (VPBLENDVB128 dst (VADDPS128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VADDPSMasked128Merging dst x y (VPMOVVec32x4ToM <types.TypeMask> mask))
  2173  (VPBLENDVB128 dst (VBROADCASTSD256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VBROADCASTSDMasked256Merging dst x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2174  (VPBLENDVB128 dst (VBROADCASTSD512 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VBROADCASTSDMasked512Merging dst x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2175  (VPBLENDVB128 dst (VBROADCASTSS128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VBROADCASTSSMasked128Merging dst x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2176  (VPBLENDVB128 dst (VBROADCASTSS256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VBROADCASTSSMasked256Merging dst x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2177  (VPBLENDVB128 dst (VBROADCASTSS512 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VBROADCASTSSMasked512Merging dst x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2178  (VPBLENDVB128 dst (VCVTDQ2PD256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTDQ2PDMasked256Merging dst x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2179  (VPBLENDVB128 dst (VCVTDQ2PS128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTDQ2PSMasked128Merging dst x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2180  (VPBLENDVB128 dst (VCVTPD2PSX128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTPD2PSXMasked128Merging dst x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2181  (VPBLENDVB128 dst (VCVTPS2PD256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTPS2PDMasked256Merging dst x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2182  (VPBLENDVB128 dst (VCVTQQ2PD128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTQQ2PDMasked128Merging dst x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2183  (VPBLENDVB128 dst (VCVTQQ2PSX128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTQQ2PSXMasked128Merging dst x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2184  (VPBLENDVB128 dst (VCVTTPD2DQX128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTTPD2DQXMasked128Merging dst x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2185  (VPBLENDVB128 dst (VCVTTPD2QQ128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTTPD2QQMasked128Merging dst x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2186  (VPBLENDVB128 dst (VCVTTPD2UDQX128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTTPD2UDQXMasked128Merging dst x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2187  (VPBLENDVB128 dst (VCVTTPD2UQQ128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTTPD2UQQMasked128Merging dst x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2188  (VPBLENDVB128 dst (VCVTTPS2DQ128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTTPS2DQMasked128Merging dst x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2189  (VPBLENDVB128 dst (VCVTTPS2QQ256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTTPS2QQMasked256Merging dst x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2190  (VPBLENDVB128 dst (VCVTTPS2UDQ128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTTPS2UDQMasked128Merging dst x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2191  (VPBLENDVB128 dst (VCVTTPS2UQQ256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTTPS2UQQMasked256Merging dst x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2192  (VPBLENDVB128 dst (VCVTUDQ2PD256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTUDQ2PDMasked256Merging dst x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2193  (VPBLENDVB128 dst (VCVTUDQ2PS128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTUDQ2PSMasked128Merging dst x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2194  (VPBLENDVB128 dst (VCVTUQQ2PD128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTUQQ2PDMasked128Merging dst x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2195  (VPBLENDVB128 dst (VCVTUQQ2PSX128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTUQQ2PSXMasked128Merging dst x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2196  (VPBLENDVB128 dst (VDIVPD128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VDIVPDMasked128Merging dst x y (VPMOVVec64x2ToM <types.TypeMask> mask))
  2197  (VPBLENDVB128 dst (VDIVPS128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VDIVPSMasked128Merging dst x y (VPMOVVec32x4ToM <types.TypeMask> mask))
  2198  (VPBLENDVB128 dst (VGF2P8MULB128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VGF2P8MULBMasked128Merging dst x y (VPMOVVec8x16ToM <types.TypeMask> mask))
  2199  (VPBLENDVB128 dst (VMAXPD128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VMAXPDMasked128Merging dst x y (VPMOVVec64x2ToM <types.TypeMask> mask))
  2200  (VPBLENDVB128 dst (VMAXPS128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VMAXPSMasked128Merging dst x y (VPMOVVec32x4ToM <types.TypeMask> mask))
  2201  (VPBLENDVB128 dst (VMINPD128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VMINPDMasked128Merging dst x y (VPMOVVec64x2ToM <types.TypeMask> mask))
  2202  (VPBLENDVB128 dst (VMINPS128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VMINPSMasked128Merging dst x y (VPMOVVec32x4ToM <types.TypeMask> mask))
  2203  (VPBLENDVB128 dst (VMULPD128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VMULPDMasked128Merging dst x y (VPMOVVec64x2ToM <types.TypeMask> mask))
  2204  (VPBLENDVB128 dst (VMULPS128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VMULPSMasked128Merging dst x y (VPMOVVec32x4ToM <types.TypeMask> mask))
  2205  (VPBLENDVB128 dst (VPABSB128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPABSBMasked128Merging dst x (VPMOVVec8x16ToM <types.TypeMask> mask))
  2206  (VPBLENDVB128 dst (VPABSD128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPABSDMasked128Merging dst x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2207  (VPBLENDVB128 dst (VPABSQ128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPABSQMasked128Merging dst x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2208  (VPBLENDVB128 dst (VPABSW128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPABSWMasked128Merging dst x (VPMOVVec16x8ToM <types.TypeMask> mask))
  2209  (VPBLENDVB128 dst (VPACKSSDW128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPACKSSDWMasked128Merging dst x y (VPMOVVec32x4ToM <types.TypeMask> mask))
  2210  (VPBLENDVB128 dst (VPACKUSDW128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPACKUSDWMasked128Merging dst x y (VPMOVVec32x4ToM <types.TypeMask> mask))
  2211  (VPBLENDVB128 dst (VPADDB128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPADDBMasked128Merging dst x y (VPMOVVec8x16ToM <types.TypeMask> mask))
  2212  (VPBLENDVB128 dst (VPADDD128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPADDDMasked128Merging dst x y (VPMOVVec32x4ToM <types.TypeMask> mask))
  2213  (VPBLENDVB128 dst (VPADDQ128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPADDQMasked128Merging dst x y (VPMOVVec64x2ToM <types.TypeMask> mask))
  2214  (VPBLENDVB128 dst (VPADDSB128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPADDSBMasked128Merging dst x y (VPMOVVec8x16ToM <types.TypeMask> mask))
  2215  (VPBLENDVB128 dst (VPADDSW128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPADDSWMasked128Merging dst x y (VPMOVVec16x8ToM <types.TypeMask> mask))
  2216  (VPBLENDVB128 dst (VPADDUSB128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPADDUSBMasked128Merging dst x y (VPMOVVec8x16ToM <types.TypeMask> mask))
  2217  (VPBLENDVB128 dst (VPADDUSW128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPADDUSWMasked128Merging dst x y (VPMOVVec16x8ToM <types.TypeMask> mask))
  2218  (VPBLENDVB128 dst (VPADDW128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPADDWMasked128Merging dst x y (VPMOVVec16x8ToM <types.TypeMask> mask))
  2219  (VPBLENDVB128 dst (VPAVGB128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPAVGBMasked128Merging dst x y (VPMOVVec8x16ToM <types.TypeMask> mask))
  2220  (VPBLENDVB128 dst (VPAVGW128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPAVGWMasked128Merging dst x y (VPMOVVec16x8ToM <types.TypeMask> mask))
  2221  (VPBLENDVB128 dst (VPBROADCASTB128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPBROADCASTBMasked128Merging dst x (VPMOVVec8x16ToM <types.TypeMask> mask))
  2222  (VPBLENDVB128 dst (VPBROADCASTB256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPBROADCASTBMasked256Merging dst x (VPMOVVec8x16ToM <types.TypeMask> mask))
  2223  (VPBLENDVB128 dst (VPBROADCASTB512 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPBROADCASTBMasked512Merging dst x (VPMOVVec8x16ToM <types.TypeMask> mask))
  2224  (VPBLENDVB128 dst (VPBROADCASTD128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPBROADCASTDMasked128Merging dst x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2225  (VPBLENDVB128 dst (VPBROADCASTD256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPBROADCASTDMasked256Merging dst x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2226  (VPBLENDVB128 dst (VPBROADCASTD512 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPBROADCASTDMasked512Merging dst x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2227  (VPBLENDVB128 dst (VPBROADCASTQ128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPBROADCASTQMasked128Merging dst x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2228  (VPBLENDVB128 dst (VPBROADCASTQ256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPBROADCASTQMasked256Merging dst x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2229  (VPBLENDVB128 dst (VPBROADCASTQ512 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPBROADCASTQMasked512Merging dst x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2230  (VPBLENDVB128 dst (VPBROADCASTW128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPBROADCASTWMasked128Merging dst x (VPMOVVec16x8ToM <types.TypeMask> mask))
  2231  (VPBLENDVB128 dst (VPBROADCASTW256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPBROADCASTWMasked256Merging dst x (VPMOVVec16x8ToM <types.TypeMask> mask))
  2232  (VPBLENDVB128 dst (VPBROADCASTW512 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPBROADCASTWMasked512Merging dst x (VPMOVVec16x8ToM <types.TypeMask> mask))
  2233  (VPBLENDVB128 dst (VPLZCNTD128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPLZCNTDMasked128Merging dst x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2234  (VPBLENDVB128 dst (VPLZCNTQ128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPLZCNTQMasked128Merging dst x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2235  (VPBLENDVB128 dst (VPMADDUBSW128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMADDUBSWMasked128Merging dst x y (VPMOVVec16x8ToM <types.TypeMask> mask))
  2236  (VPBLENDVB128 dst (VPMADDWD128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMADDWDMasked128Merging dst x y (VPMOVVec16x8ToM <types.TypeMask> mask))
  2237  (VPBLENDVB128 dst (VPMAXSB128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMAXSBMasked128Merging dst x y (VPMOVVec8x16ToM <types.TypeMask> mask))
  2238  (VPBLENDVB128 dst (VPMAXSD128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMAXSDMasked128Merging dst x y (VPMOVVec32x4ToM <types.TypeMask> mask))
  2239  (VPBLENDVB128 dst (VPMAXSQ128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMAXSQMasked128Merging dst x y (VPMOVVec64x2ToM <types.TypeMask> mask))
  2240  (VPBLENDVB128 dst (VPMAXSW128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMAXSWMasked128Merging dst x y (VPMOVVec16x8ToM <types.TypeMask> mask))
  2241  (VPBLENDVB128 dst (VPMAXUB128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMAXUBMasked128Merging dst x y (VPMOVVec8x16ToM <types.TypeMask> mask))
  2242  (VPBLENDVB128 dst (VPMAXUD128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMAXUDMasked128Merging dst x y (VPMOVVec32x4ToM <types.TypeMask> mask))
  2243  (VPBLENDVB128 dst (VPMAXUQ128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMAXUQMasked128Merging dst x y (VPMOVVec64x2ToM <types.TypeMask> mask))
  2244  (VPBLENDVB128 dst (VPMAXUW128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMAXUWMasked128Merging dst x y (VPMOVVec16x8ToM <types.TypeMask> mask))
  2245  (VPBLENDVB128 dst (VPMINSB128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMINSBMasked128Merging dst x y (VPMOVVec8x16ToM <types.TypeMask> mask))
  2246  (VPBLENDVB128 dst (VPMINSD128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMINSDMasked128Merging dst x y (VPMOVVec32x4ToM <types.TypeMask> mask))
  2247  (VPBLENDVB128 dst (VPMINSQ128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMINSQMasked128Merging dst x y (VPMOVVec64x2ToM <types.TypeMask> mask))
  2248  (VPBLENDVB128 dst (VPMINSW128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMINSWMasked128Merging dst x y (VPMOVVec16x8ToM <types.TypeMask> mask))
  2249  (VPBLENDVB128 dst (VPMINUB128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMINUBMasked128Merging dst x y (VPMOVVec8x16ToM <types.TypeMask> mask))
  2250  (VPBLENDVB128 dst (VPMINUD128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMINUDMasked128Merging dst x y (VPMOVVec32x4ToM <types.TypeMask> mask))
  2251  (VPBLENDVB128 dst (VPMINUQ128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMINUQMasked128Merging dst x y (VPMOVVec64x2ToM <types.TypeMask> mask))
  2252  (VPBLENDVB128 dst (VPMINUW128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMINUWMasked128Merging dst x y (VPMOVVec16x8ToM <types.TypeMask> mask))
  2253  (VPBLENDVB128 dst (VPMOVDB128_128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVDBMasked128_128Merging dst x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2254  (VPBLENDVB128 dst (VPMOVDW128_128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVDWMasked128_128Merging dst x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2255  (VPBLENDVB128 dst (VPMOVQB128_128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVQBMasked128_128Merging dst x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2256  (VPBLENDVB128 dst (VPMOVQD128_128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVQDMasked128_128Merging dst x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2257  (VPBLENDVB128 dst (VPMOVQW128_128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVQWMasked128_128Merging dst x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2258  (VPBLENDVB128 dst (VPMOVSDB128_128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVSDBMasked128_128Merging dst x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2259  (VPBLENDVB128 dst (VPMOVSDW128_128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVSDWMasked128_128Merging dst x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2260  (VPBLENDVB128 dst (VPMOVSQB128_128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVSQBMasked128_128Merging dst x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2261  (VPBLENDVB128 dst (VPMOVSQD128_128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVSQDMasked128_128Merging dst x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2262  (VPBLENDVB128 dst (VPMOVSQW128_128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVSQWMasked128_128Merging dst x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2263  (VPBLENDVB128 dst (VPMOVSWB128_128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVSWBMasked128_128Merging dst x (VPMOVVec16x8ToM <types.TypeMask> mask))
  2264  (VPBLENDVB128 dst (VPMOVSXBD128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVSXBDMasked128Merging dst x (VPMOVVec8x16ToM <types.TypeMask> mask))
  2265  (VPBLENDVB128 dst (VPMOVSXBD256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVSXBDMasked256Merging dst x (VPMOVVec8x16ToM <types.TypeMask> mask))
  2266  (VPBLENDVB128 dst (VPMOVSXBD512 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVSXBDMasked512Merging dst x (VPMOVVec8x16ToM <types.TypeMask> mask))
  2267  (VPBLENDVB128 dst (VPMOVSXBQ128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVSXBQMasked128Merging dst x (VPMOVVec8x16ToM <types.TypeMask> mask))
  2268  (VPBLENDVB128 dst (VPMOVSXBQ256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVSXBQMasked256Merging dst x (VPMOVVec8x16ToM <types.TypeMask> mask))
  2269  (VPBLENDVB128 dst (VPMOVSXBQ512 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVSXBQMasked512Merging dst x (VPMOVVec8x16ToM <types.TypeMask> mask))
  2270  (VPBLENDVB128 dst (VPMOVSXBW128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVSXBWMasked128Merging dst x (VPMOVVec8x16ToM <types.TypeMask> mask))
  2271  (VPBLENDVB128 dst (VPMOVSXBW256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVSXBWMasked256Merging dst x (VPMOVVec8x16ToM <types.TypeMask> mask))
  2272  (VPBLENDVB128 dst (VPMOVSXDQ128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVSXDQMasked128Merging dst x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2273  (VPBLENDVB128 dst (VPMOVSXDQ256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVSXDQMasked256Merging dst x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2274  (VPBLENDVB128 dst (VPMOVSXWD128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVSXWDMasked128Merging dst x (VPMOVVec16x8ToM <types.TypeMask> mask))
  2275  (VPBLENDVB128 dst (VPMOVSXWD256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVSXWDMasked256Merging dst x (VPMOVVec16x8ToM <types.TypeMask> mask))
  2276  (VPBLENDVB128 dst (VPMOVSXWQ128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVSXWQMasked128Merging dst x (VPMOVVec16x8ToM <types.TypeMask> mask))
  2277  (VPBLENDVB128 dst (VPMOVSXWQ256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVSXWQMasked256Merging dst x (VPMOVVec16x8ToM <types.TypeMask> mask))
  2278  (VPBLENDVB128 dst (VPMOVSXWQ512 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVSXWQMasked512Merging dst x (VPMOVVec16x8ToM <types.TypeMask> mask))
  2279  (VPBLENDVB128 dst (VPMOVUSDB128_128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVUSDBMasked128_128Merging dst x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2280  (VPBLENDVB128 dst (VPMOVUSDW128_128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVUSDWMasked128_128Merging dst x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2281  (VPBLENDVB128 dst (VPMOVUSQB128_128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVUSQBMasked128_128Merging dst x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2282  (VPBLENDVB128 dst (VPMOVUSQD128_128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVUSQDMasked128_128Merging dst x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2283  (VPBLENDVB128 dst (VPMOVUSQW128_128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVUSQWMasked128_128Merging dst x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2284  (VPBLENDVB128 dst (VPMOVUSWB128_128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVUSWBMasked128_128Merging dst x (VPMOVVec16x8ToM <types.TypeMask> mask))
  2285  (VPBLENDVB128 dst (VPMOVWB128_128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVWBMasked128_128Merging dst x (VPMOVVec16x8ToM <types.TypeMask> mask))
  2286  (VPBLENDVB128 dst (VPMOVZXBD128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVZXBDMasked128Merging dst x (VPMOVVec8x16ToM <types.TypeMask> mask))
  2287  (VPBLENDVB128 dst (VPMOVZXBD256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVZXBDMasked256Merging dst x (VPMOVVec8x16ToM <types.TypeMask> mask))
  2288  (VPBLENDVB128 dst (VPMOVZXBD512 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVZXBDMasked512Merging dst x (VPMOVVec8x16ToM <types.TypeMask> mask))
  2289  (VPBLENDVB128 dst (VPMOVZXBQ128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVZXBQMasked128Merging dst x (VPMOVVec8x16ToM <types.TypeMask> mask))
  2290  (VPBLENDVB128 dst (VPMOVZXBQ256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVZXBQMasked256Merging dst x (VPMOVVec8x16ToM <types.TypeMask> mask))
  2291  (VPBLENDVB128 dst (VPMOVZXBQ512 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVZXBQMasked512Merging dst x (VPMOVVec8x16ToM <types.TypeMask> mask))
  2292  (VPBLENDVB128 dst (VPMOVZXBW128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVZXBWMasked128Merging dst x (VPMOVVec8x16ToM <types.TypeMask> mask))
  2293  (VPBLENDVB128 dst (VPMOVZXBW256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVZXBWMasked256Merging dst x (VPMOVVec8x16ToM <types.TypeMask> mask))
  2294  (VPBLENDVB128 dst (VPMOVZXDQ128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVZXDQMasked128Merging dst x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2295  (VPBLENDVB128 dst (VPMOVZXDQ256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVZXDQMasked256Merging dst x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2296  (VPBLENDVB128 dst (VPMOVZXWD128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVZXWDMasked128Merging dst x (VPMOVVec16x8ToM <types.TypeMask> mask))
  2297  (VPBLENDVB128 dst (VPMOVZXWD256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVZXWDMasked256Merging dst x (VPMOVVec16x8ToM <types.TypeMask> mask))
  2298  (VPBLENDVB128 dst (VPMOVZXWQ128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVZXWQMasked128Merging dst x (VPMOVVec16x8ToM <types.TypeMask> mask))
  2299  (VPBLENDVB128 dst (VPMOVZXWQ256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVZXWQMasked256Merging dst x (VPMOVVec16x8ToM <types.TypeMask> mask))
  2300  (VPBLENDVB128 dst (VPMOVZXWQ512 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVZXWQMasked512Merging dst x (VPMOVVec16x8ToM <types.TypeMask> mask))
  2301  (VPBLENDVB128 dst (VPMULHUW128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMULHUWMasked128Merging dst x y (VPMOVVec16x8ToM <types.TypeMask> mask))
  2302  (VPBLENDVB128 dst (VPMULHW128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMULHWMasked128Merging dst x y (VPMOVVec16x8ToM <types.TypeMask> mask))
  2303  (VPBLENDVB128 dst (VPMULLD128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMULLDMasked128Merging dst x y (VPMOVVec32x4ToM <types.TypeMask> mask))
  2304  (VPBLENDVB128 dst (VPMULLQ128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMULLQMasked128Merging dst x y (VPMOVVec64x2ToM <types.TypeMask> mask))
  2305  (VPBLENDVB128 dst (VPMULLW128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMULLWMasked128Merging dst x y (VPMOVVec16x8ToM <types.TypeMask> mask))
  2306  (VPBLENDVB128 dst (VPOPCNTB128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPOPCNTBMasked128Merging dst x (VPMOVVec8x16ToM <types.TypeMask> mask))
  2307  (VPBLENDVB128 dst (VPOPCNTD128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPOPCNTDMasked128Merging dst x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2308  (VPBLENDVB128 dst (VPOPCNTQ128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPOPCNTQMasked128Merging dst x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2309  (VPBLENDVB128 dst (VPOPCNTW128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPOPCNTWMasked128Merging dst x (VPMOVVec16x8ToM <types.TypeMask> mask))
  2310  (VPBLENDVB128 dst (VPROLVD128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPROLVDMasked128Merging dst x y (VPMOVVec32x4ToM <types.TypeMask> mask))
  2311  (VPBLENDVB128 dst (VPROLVQ128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPROLVQMasked128Merging dst x y (VPMOVVec64x2ToM <types.TypeMask> mask))
  2312  (VPBLENDVB128 dst (VPRORVD128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPRORVDMasked128Merging dst x y (VPMOVVec32x4ToM <types.TypeMask> mask))
  2313  (VPBLENDVB128 dst (VPRORVQ128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPRORVQMasked128Merging dst x y (VPMOVVec64x2ToM <types.TypeMask> mask))
  2314  (VPBLENDVB128 dst (VPSHUFB128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSHUFBMasked128Merging dst x y (VPMOVVec8x16ToM <types.TypeMask> mask))
  2315  (VPBLENDVB128 dst (VPSHUFD128 [a] x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSHUFDMasked128Merging dst [a] x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2316  (VPBLENDVB128 dst (VPSHUFHW128 [a] x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSHUFHWMasked128Merging dst [a] x (VPMOVVec16x8ToM <types.TypeMask> mask))
  2317  (VPBLENDVB128 dst (VPSHUFLW128 [a] x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSHUFLWMasked128Merging dst [a] x (VPMOVVec16x8ToM <types.TypeMask> mask))
  2318  (VPBLENDVB128 dst (VPSLLD128const [a] x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSLLDMasked128constMerging dst [a] x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2319  (VPBLENDVB128 dst (VPSLLQ128const [a] x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSLLQMasked128constMerging dst [a] x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2320  (VPBLENDVB128 dst (VPSLLVD128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSLLVDMasked128Merging dst x y (VPMOVVec32x4ToM <types.TypeMask> mask))
  2321  (VPBLENDVB128 dst (VPSLLVQ128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSLLVQMasked128Merging dst x y (VPMOVVec64x2ToM <types.TypeMask> mask))
  2322  (VPBLENDVB128 dst (VPSLLVW128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSLLVWMasked128Merging dst x y (VPMOVVec16x8ToM <types.TypeMask> mask))
  2323  (VPBLENDVB128 dst (VPSLLW128const [a] x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSLLWMasked128constMerging dst [a] x (VPMOVVec16x8ToM <types.TypeMask> mask))
  2324  (VPBLENDVB128 dst (VPSRAD128const [a] x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSRADMasked128constMerging dst [a] x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2325  (VPBLENDVB128 dst (VPSRAQ128const [a] x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSRAQMasked128constMerging dst [a] x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2326  (VPBLENDVB128 dst (VPSRAVD128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSRAVDMasked128Merging dst x y (VPMOVVec32x4ToM <types.TypeMask> mask))
  2327  (VPBLENDVB128 dst (VPSRAVQ128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSRAVQMasked128Merging dst x y (VPMOVVec64x2ToM <types.TypeMask> mask))
  2328  (VPBLENDVB128 dst (VPSRAVW128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSRAVWMasked128Merging dst x y (VPMOVVec16x8ToM <types.TypeMask> mask))
  2329  (VPBLENDVB128 dst (VPSRAW128const [a] x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSRAWMasked128constMerging dst [a] x (VPMOVVec16x8ToM <types.TypeMask> mask))
  2330  (VPBLENDVB128 dst (VPSRLD128const [a] x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSRLDMasked128constMerging dst [a] x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2331  (VPBLENDVB128 dst (VPSRLQ128const [a] x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSRLQMasked128constMerging dst [a] x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2332  (VPBLENDVB128 dst (VPSRLVD128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSRLVDMasked128Merging dst x y (VPMOVVec32x4ToM <types.TypeMask> mask))
  2333  (VPBLENDVB128 dst (VPSRLVQ128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSRLVQMasked128Merging dst x y (VPMOVVec64x2ToM <types.TypeMask> mask))
  2334  (VPBLENDVB128 dst (VPSRLVW128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSRLVWMasked128Merging dst x y (VPMOVVec16x8ToM <types.TypeMask> mask))
  2335  (VPBLENDVB128 dst (VPSRLW128const [a] x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSRLWMasked128constMerging dst [a] x (VPMOVVec16x8ToM <types.TypeMask> mask))
  2336  (VPBLENDVB128 dst (VPSUBB128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSUBBMasked128Merging dst x y (VPMOVVec8x16ToM <types.TypeMask> mask))
  2337  (VPBLENDVB128 dst (VPSUBD128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSUBDMasked128Merging dst x y (VPMOVVec32x4ToM <types.TypeMask> mask))
  2338  (VPBLENDVB128 dst (VPSUBQ128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSUBQMasked128Merging dst x y (VPMOVVec64x2ToM <types.TypeMask> mask))
  2339  (VPBLENDVB128 dst (VPSUBSB128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSUBSBMasked128Merging dst x y (VPMOVVec8x16ToM <types.TypeMask> mask))
  2340  (VPBLENDVB128 dst (VPSUBSW128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSUBSWMasked128Merging dst x y (VPMOVVec16x8ToM <types.TypeMask> mask))
  2341  (VPBLENDVB128 dst (VPSUBUSB128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSUBUSBMasked128Merging dst x y (VPMOVVec8x16ToM <types.TypeMask> mask))
  2342  (VPBLENDVB128 dst (VPSUBUSW128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSUBUSWMasked128Merging dst x y (VPMOVVec16x8ToM <types.TypeMask> mask))
  2343  (VPBLENDVB128 dst (VPSUBW128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSUBWMasked128Merging dst x y (VPMOVVec16x8ToM <types.TypeMask> mask))
  2344  (VPBLENDVB128 dst (VRCP14PD128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VRCP14PDMasked128Merging dst x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2345  (VPBLENDVB128 dst (VREDUCEPD128 [a] x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VREDUCEPDMasked128Merging dst [a] x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2346  (VPBLENDVB128 dst (VREDUCEPS128 [a] x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VREDUCEPSMasked128Merging dst [a] x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2347  (VPBLENDVB128 dst (VRNDSCALEPD128 [a] x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VRNDSCALEPDMasked128Merging dst [a] x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2348  (VPBLENDVB128 dst (VRNDSCALEPS128 [a] x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VRNDSCALEPSMasked128Merging dst [a] x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2349  (VPBLENDVB128 dst (VRSQRT14PD128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VRSQRT14PDMasked128Merging dst x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2350  (VPBLENDVB128 dst (VSCALEFPD128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VSCALEFPDMasked128Merging dst x y (VPMOVVec64x2ToM <types.TypeMask> mask))
  2351  (VPBLENDVB128 dst (VSCALEFPS128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VSCALEFPSMasked128Merging dst x y (VPMOVVec32x4ToM <types.TypeMask> mask))
  2352  (VPBLENDVB128 dst (VSQRTPD128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VSQRTPDMasked128Merging dst x (VPMOVVec64x2ToM <types.TypeMask> mask))
  2353  (VPBLENDVB128 dst (VSQRTPS128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VSQRTPSMasked128Merging dst x (VPMOVVec32x4ToM <types.TypeMask> mask))
  2354  (VPBLENDVB128 dst (VSUBPD128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VSUBPDMasked128Merging dst x y (VPMOVVec64x2ToM <types.TypeMask> mask))
  2355  (VPBLENDVB128 dst (VSUBPS128 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VSUBPSMasked128Merging dst x y (VPMOVVec32x4ToM <types.TypeMask> mask))
  2356  (VPBLENDVB256 dst (VADDPD256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VADDPDMasked256Merging dst x y (VPMOVVec64x4ToM <types.TypeMask> mask))
  2357  (VPBLENDVB256 dst (VADDPS256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VADDPSMasked256Merging dst x y (VPMOVVec32x8ToM <types.TypeMask> mask))
  2358  (VPBLENDVB256 dst (VCVTDQ2PD512 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTDQ2PDMasked512Merging dst x (VPMOVVec32x8ToM <types.TypeMask> mask))
  2359  (VPBLENDVB256 dst (VCVTDQ2PS256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTDQ2PSMasked256Merging dst x (VPMOVVec32x8ToM <types.TypeMask> mask))
  2360  (VPBLENDVB256 dst (VCVTPD2PSY128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTPD2PSYMasked128Merging dst x (VPMOVVec64x4ToM <types.TypeMask> mask))
  2361  (VPBLENDVB256 dst (VCVTPS2PD512 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTPS2PDMasked512Merging dst x (VPMOVVec32x8ToM <types.TypeMask> mask))
  2362  (VPBLENDVB256 dst (VCVTQQ2PD256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTQQ2PDMasked256Merging dst x (VPMOVVec64x4ToM <types.TypeMask> mask))
  2363  (VPBLENDVB256 dst (VCVTQQ2PSY128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTQQ2PSYMasked128Merging dst x (VPMOVVec64x4ToM <types.TypeMask> mask))
  2364  (VPBLENDVB256 dst (VCVTTPD2DQY128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTTPD2DQYMasked128Merging dst x (VPMOVVec64x4ToM <types.TypeMask> mask))
  2365  (VPBLENDVB256 dst (VCVTTPD2QQ256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTTPD2QQMasked256Merging dst x (VPMOVVec64x4ToM <types.TypeMask> mask))
  2366  (VPBLENDVB256 dst (VCVTTPD2UDQY128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTTPD2UDQYMasked128Merging dst x (VPMOVVec64x4ToM <types.TypeMask> mask))
  2367  (VPBLENDVB256 dst (VCVTTPD2UQQ256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTTPD2UQQMasked256Merging dst x (VPMOVVec64x4ToM <types.TypeMask> mask))
  2368  (VPBLENDVB256 dst (VCVTTPS2DQ256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTTPS2DQMasked256Merging dst x (VPMOVVec32x8ToM <types.TypeMask> mask))
  2369  (VPBLENDVB256 dst (VCVTTPS2QQ512 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTTPS2QQMasked512Merging dst x (VPMOVVec32x8ToM <types.TypeMask> mask))
  2370  (VPBLENDVB256 dst (VCVTTPS2UDQ256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTTPS2UDQMasked256Merging dst x (VPMOVVec32x8ToM <types.TypeMask> mask))
  2371  (VPBLENDVB256 dst (VCVTTPS2UQQ512 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTTPS2UQQMasked512Merging dst x (VPMOVVec32x8ToM <types.TypeMask> mask))
  2372  (VPBLENDVB256 dst (VCVTUDQ2PD512 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTUDQ2PDMasked512Merging dst x (VPMOVVec32x8ToM <types.TypeMask> mask))
  2373  (VPBLENDVB256 dst (VCVTUDQ2PS256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTUDQ2PSMasked256Merging dst x (VPMOVVec32x8ToM <types.TypeMask> mask))
  2374  (VPBLENDVB256 dst (VCVTUQQ2PD256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTUQQ2PDMasked256Merging dst x (VPMOVVec64x4ToM <types.TypeMask> mask))
  2375  (VPBLENDVB256 dst (VCVTUQQ2PSY128 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VCVTUQQ2PSYMasked128Merging dst x (VPMOVVec64x4ToM <types.TypeMask> mask))
  2376  (VPBLENDVB256 dst (VDIVPD256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VDIVPDMasked256Merging dst x y (VPMOVVec64x4ToM <types.TypeMask> mask))
  2377  (VPBLENDVB256 dst (VDIVPS256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VDIVPSMasked256Merging dst x y (VPMOVVec32x8ToM <types.TypeMask> mask))
  2378  (VPBLENDVB256 dst (VGF2P8MULB256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VGF2P8MULBMasked256Merging dst x y (VPMOVVec8x32ToM <types.TypeMask> mask))
  2379  (VPBLENDVB256 dst (VMAXPD256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VMAXPDMasked256Merging dst x y (VPMOVVec64x4ToM <types.TypeMask> mask))
  2380  (VPBLENDVB256 dst (VMAXPS256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VMAXPSMasked256Merging dst x y (VPMOVVec32x8ToM <types.TypeMask> mask))
  2381  (VPBLENDVB256 dst (VMINPD256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VMINPDMasked256Merging dst x y (VPMOVVec64x4ToM <types.TypeMask> mask))
  2382  (VPBLENDVB256 dst (VMINPS256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VMINPSMasked256Merging dst x y (VPMOVVec32x8ToM <types.TypeMask> mask))
  2383  (VPBLENDVB256 dst (VMULPD256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VMULPDMasked256Merging dst x y (VPMOVVec64x4ToM <types.TypeMask> mask))
  2384  (VPBLENDVB256 dst (VMULPS256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VMULPSMasked256Merging dst x y (VPMOVVec32x8ToM <types.TypeMask> mask))
  2385  (VPBLENDVB256 dst (VPABSB256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPABSBMasked256Merging dst x (VPMOVVec8x32ToM <types.TypeMask> mask))
  2386  (VPBLENDVB256 dst (VPABSD256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPABSDMasked256Merging dst x (VPMOVVec32x8ToM <types.TypeMask> mask))
  2387  (VPBLENDVB256 dst (VPABSQ256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPABSQMasked256Merging dst x (VPMOVVec64x4ToM <types.TypeMask> mask))
  2388  (VPBLENDVB256 dst (VPABSW256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPABSWMasked256Merging dst x (VPMOVVec16x16ToM <types.TypeMask> mask))
  2389  (VPBLENDVB256 dst (VPACKSSDW256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPACKSSDWMasked256Merging dst x y (VPMOVVec32x8ToM <types.TypeMask> mask))
  2390  (VPBLENDVB256 dst (VPACKUSDW256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPACKUSDWMasked256Merging dst x y (VPMOVVec32x8ToM <types.TypeMask> mask))
  2391  (VPBLENDVB256 dst (VPADDB256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPADDBMasked256Merging dst x y (VPMOVVec8x32ToM <types.TypeMask> mask))
  2392  (VPBLENDVB256 dst (VPADDD256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPADDDMasked256Merging dst x y (VPMOVVec32x8ToM <types.TypeMask> mask))
  2393  (VPBLENDVB256 dst (VPADDQ256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPADDQMasked256Merging dst x y (VPMOVVec64x4ToM <types.TypeMask> mask))
  2394  (VPBLENDVB256 dst (VPADDSB256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPADDSBMasked256Merging dst x y (VPMOVVec8x32ToM <types.TypeMask> mask))
  2395  (VPBLENDVB256 dst (VPADDSW256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPADDSWMasked256Merging dst x y (VPMOVVec16x16ToM <types.TypeMask> mask))
  2396  (VPBLENDVB256 dst (VPADDUSB256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPADDUSBMasked256Merging dst x y (VPMOVVec8x32ToM <types.TypeMask> mask))
  2397  (VPBLENDVB256 dst (VPADDUSW256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPADDUSWMasked256Merging dst x y (VPMOVVec16x16ToM <types.TypeMask> mask))
  2398  (VPBLENDVB256 dst (VPADDW256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPADDWMasked256Merging dst x y (VPMOVVec16x16ToM <types.TypeMask> mask))
  2399  (VPBLENDVB256 dst (VPAVGB256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPAVGBMasked256Merging dst x y (VPMOVVec8x32ToM <types.TypeMask> mask))
  2400  (VPBLENDVB256 dst (VPAVGW256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPAVGWMasked256Merging dst x y (VPMOVVec16x16ToM <types.TypeMask> mask))
  2401  (VPBLENDVB256 dst (VPLZCNTD256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPLZCNTDMasked256Merging dst x (VPMOVVec32x8ToM <types.TypeMask> mask))
  2402  (VPBLENDVB256 dst (VPLZCNTQ256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPLZCNTQMasked256Merging dst x (VPMOVVec64x4ToM <types.TypeMask> mask))
  2403  (VPBLENDVB256 dst (VPMADDUBSW256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMADDUBSWMasked256Merging dst x y (VPMOVVec16x16ToM <types.TypeMask> mask))
  2404  (VPBLENDVB256 dst (VPMADDWD256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMADDWDMasked256Merging dst x y (VPMOVVec16x16ToM <types.TypeMask> mask))
  2405  (VPBLENDVB256 dst (VPMAXSB256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMAXSBMasked256Merging dst x y (VPMOVVec8x32ToM <types.TypeMask> mask))
  2406  (VPBLENDVB256 dst (VPMAXSD256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMAXSDMasked256Merging dst x y (VPMOVVec32x8ToM <types.TypeMask> mask))
  2407  (VPBLENDVB256 dst (VPMAXSQ256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMAXSQMasked256Merging dst x y (VPMOVVec64x4ToM <types.TypeMask> mask))
  2408  (VPBLENDVB256 dst (VPMAXSW256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMAXSWMasked256Merging dst x y (VPMOVVec16x16ToM <types.TypeMask> mask))
  2409  (VPBLENDVB256 dst (VPMAXUB256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMAXUBMasked256Merging dst x y (VPMOVVec8x32ToM <types.TypeMask> mask))
  2410  (VPBLENDVB256 dst (VPMAXUD256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMAXUDMasked256Merging dst x y (VPMOVVec32x8ToM <types.TypeMask> mask))
  2411  (VPBLENDVB256 dst (VPMAXUQ256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMAXUQMasked256Merging dst x y (VPMOVVec64x4ToM <types.TypeMask> mask))
  2412  (VPBLENDVB256 dst (VPMAXUW256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMAXUWMasked256Merging dst x y (VPMOVVec16x16ToM <types.TypeMask> mask))
  2413  (VPBLENDVB256 dst (VPMINSB256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMINSBMasked256Merging dst x y (VPMOVVec8x32ToM <types.TypeMask> mask))
  2414  (VPBLENDVB256 dst (VPMINSD256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMINSDMasked256Merging dst x y (VPMOVVec32x8ToM <types.TypeMask> mask))
  2415  (VPBLENDVB256 dst (VPMINSQ256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMINSQMasked256Merging dst x y (VPMOVVec64x4ToM <types.TypeMask> mask))
  2416  (VPBLENDVB256 dst (VPMINSW256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMINSWMasked256Merging dst x y (VPMOVVec16x16ToM <types.TypeMask> mask))
  2417  (VPBLENDVB256 dst (VPMINUB256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMINUBMasked256Merging dst x y (VPMOVVec8x32ToM <types.TypeMask> mask))
  2418  (VPBLENDVB256 dst (VPMINUD256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMINUDMasked256Merging dst x y (VPMOVVec32x8ToM <types.TypeMask> mask))
  2419  (VPBLENDVB256 dst (VPMINUQ256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMINUQMasked256Merging dst x y (VPMOVVec64x4ToM <types.TypeMask> mask))
  2420  (VPBLENDVB256 dst (VPMINUW256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMINUWMasked256Merging dst x y (VPMOVVec16x16ToM <types.TypeMask> mask))
  2421  (VPBLENDVB256 dst (VPMOVDB128_256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVDBMasked128_256Merging dst x (VPMOVVec32x8ToM <types.TypeMask> mask))
  2422  (VPBLENDVB256 dst (VPMOVDW128_256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVDWMasked128_256Merging dst x (VPMOVVec32x8ToM <types.TypeMask> mask))
  2423  (VPBLENDVB256 dst (VPMOVQB128_256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVQBMasked128_256Merging dst x (VPMOVVec64x4ToM <types.TypeMask> mask))
  2424  (VPBLENDVB256 dst (VPMOVQD128_256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVQDMasked128_256Merging dst x (VPMOVVec64x4ToM <types.TypeMask> mask))
  2425  (VPBLENDVB256 dst (VPMOVQW128_256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVQWMasked128_256Merging dst x (VPMOVVec64x4ToM <types.TypeMask> mask))
  2426  (VPBLENDVB256 dst (VPMOVSDB128_256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVSDBMasked128_256Merging dst x (VPMOVVec32x8ToM <types.TypeMask> mask))
  2427  (VPBLENDVB256 dst (VPMOVSDW128_256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVSDWMasked128_256Merging dst x (VPMOVVec32x8ToM <types.TypeMask> mask))
  2428  (VPBLENDVB256 dst (VPMOVSQB128_256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVSQBMasked128_256Merging dst x (VPMOVVec64x4ToM <types.TypeMask> mask))
  2429  (VPBLENDVB256 dst (VPMOVSQD128_256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVSQDMasked128_256Merging dst x (VPMOVVec64x4ToM <types.TypeMask> mask))
  2430  (VPBLENDVB256 dst (VPMOVSQW128_256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVSQWMasked128_256Merging dst x (VPMOVVec64x4ToM <types.TypeMask> mask))
  2431  (VPBLENDVB256 dst (VPMOVSWB128_256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVSWBMasked128_256Merging dst x (VPMOVVec16x16ToM <types.TypeMask> mask))
  2432  (VPBLENDVB256 dst (VPMOVSXBW512 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVSXBWMasked512Merging dst x (VPMOVVec8x32ToM <types.TypeMask> mask))
  2433  (VPBLENDVB256 dst (VPMOVSXDQ512 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVSXDQMasked512Merging dst x (VPMOVVec32x8ToM <types.TypeMask> mask))
  2434  (VPBLENDVB256 dst (VPMOVSXWD512 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVSXWDMasked512Merging dst x (VPMOVVec16x16ToM <types.TypeMask> mask))
  2435  (VPBLENDVB256 dst (VPMOVUSDB128_256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVUSDBMasked128_256Merging dst x (VPMOVVec32x8ToM <types.TypeMask> mask))
  2436  (VPBLENDVB256 dst (VPMOVUSDW128_256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVUSDWMasked128_256Merging dst x (VPMOVVec32x8ToM <types.TypeMask> mask))
  2437  (VPBLENDVB256 dst (VPMOVUSQB128_256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVUSQBMasked128_256Merging dst x (VPMOVVec64x4ToM <types.TypeMask> mask))
  2438  (VPBLENDVB256 dst (VPMOVUSQD128_256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVUSQDMasked128_256Merging dst x (VPMOVVec64x4ToM <types.TypeMask> mask))
  2439  (VPBLENDVB256 dst (VPMOVUSQW128_256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVUSQWMasked128_256Merging dst x (VPMOVVec64x4ToM <types.TypeMask> mask))
  2440  (VPBLENDVB256 dst (VPMOVUSWB128_256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVUSWBMasked128_256Merging dst x (VPMOVVec16x16ToM <types.TypeMask> mask))
  2441  (VPBLENDVB256 dst (VPMOVWB128_256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVWBMasked128_256Merging dst x (VPMOVVec16x16ToM <types.TypeMask> mask))
  2442  (VPBLENDVB256 dst (VPMOVZXBW512 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVZXBWMasked512Merging dst x (VPMOVVec8x32ToM <types.TypeMask> mask))
  2443  (VPBLENDVB256 dst (VPMOVZXDQ512 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVZXDQMasked512Merging dst x (VPMOVVec32x8ToM <types.TypeMask> mask))
  2444  (VPBLENDVB256 dst (VPMOVZXWD512 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMOVZXWDMasked512Merging dst x (VPMOVVec16x16ToM <types.TypeMask> mask))
  2445  (VPBLENDVB256 dst (VPMULHUW256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMULHUWMasked256Merging dst x y (VPMOVVec16x16ToM <types.TypeMask> mask))
  2446  (VPBLENDVB256 dst (VPMULHW256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMULHWMasked256Merging dst x y (VPMOVVec16x16ToM <types.TypeMask> mask))
  2447  (VPBLENDVB256 dst (VPMULLD256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMULLDMasked256Merging dst x y (VPMOVVec32x8ToM <types.TypeMask> mask))
  2448  (VPBLENDVB256 dst (VPMULLQ256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMULLQMasked256Merging dst x y (VPMOVVec64x4ToM <types.TypeMask> mask))
  2449  (VPBLENDVB256 dst (VPMULLW256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPMULLWMasked256Merging dst x y (VPMOVVec16x16ToM <types.TypeMask> mask))
  2450  (VPBLENDVB256 dst (VPOPCNTB256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPOPCNTBMasked256Merging dst x (VPMOVVec8x32ToM <types.TypeMask> mask))
  2451  (VPBLENDVB256 dst (VPOPCNTD256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPOPCNTDMasked256Merging dst x (VPMOVVec32x8ToM <types.TypeMask> mask))
  2452  (VPBLENDVB256 dst (VPOPCNTQ256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPOPCNTQMasked256Merging dst x (VPMOVVec64x4ToM <types.TypeMask> mask))
  2453  (VPBLENDVB256 dst (VPOPCNTW256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPOPCNTWMasked256Merging dst x (VPMOVVec16x16ToM <types.TypeMask> mask))
  2454  (VPBLENDVB256 dst (VPROLVD256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPROLVDMasked256Merging dst x y (VPMOVVec32x8ToM <types.TypeMask> mask))
  2455  (VPBLENDVB256 dst (VPROLVQ256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPROLVQMasked256Merging dst x y (VPMOVVec64x4ToM <types.TypeMask> mask))
  2456  (VPBLENDVB256 dst (VPRORVD256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPRORVDMasked256Merging dst x y (VPMOVVec32x8ToM <types.TypeMask> mask))
  2457  (VPBLENDVB256 dst (VPRORVQ256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPRORVQMasked256Merging dst x y (VPMOVVec64x4ToM <types.TypeMask> mask))
  2458  (VPBLENDVB256 dst (VPSHUFB256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSHUFBMasked256Merging dst x y (VPMOVVec8x32ToM <types.TypeMask> mask))
  2459  (VPBLENDVB256 dst (VPSHUFD256 [a] x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSHUFDMasked256Merging dst [a] x (VPMOVVec32x8ToM <types.TypeMask> mask))
  2460  (VPBLENDVB256 dst (VPSHUFHW256 [a] x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSHUFHWMasked256Merging dst [a] x (VPMOVVec16x16ToM <types.TypeMask> mask))
  2461  (VPBLENDVB256 dst (VPSHUFLW256 [a] x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSHUFLWMasked256Merging dst [a] x (VPMOVVec16x16ToM <types.TypeMask> mask))
  2462  (VPBLENDVB256 dst (VPSLLD256const [a] x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSLLDMasked256constMerging dst [a] x (VPMOVVec32x8ToM <types.TypeMask> mask))
  2463  (VPBLENDVB256 dst (VPSLLQ256const [a] x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSLLQMasked256constMerging dst [a] x (VPMOVVec64x4ToM <types.TypeMask> mask))
  2464  (VPBLENDVB256 dst (VPSLLVD256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSLLVDMasked256Merging dst x y (VPMOVVec32x8ToM <types.TypeMask> mask))
  2465  (VPBLENDVB256 dst (VPSLLVQ256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSLLVQMasked256Merging dst x y (VPMOVVec64x4ToM <types.TypeMask> mask))
  2466  (VPBLENDVB256 dst (VPSLLVW256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSLLVWMasked256Merging dst x y (VPMOVVec16x16ToM <types.TypeMask> mask))
  2467  (VPBLENDVB256 dst (VPSLLW256const [a] x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSLLWMasked256constMerging dst [a] x (VPMOVVec16x16ToM <types.TypeMask> mask))
  2468  (VPBLENDVB256 dst (VPSRAD256const [a] x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSRADMasked256constMerging dst [a] x (VPMOVVec32x8ToM <types.TypeMask> mask))
  2469  (VPBLENDVB256 dst (VPSRAQ256const [a] x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSRAQMasked256constMerging dst [a] x (VPMOVVec64x4ToM <types.TypeMask> mask))
  2470  (VPBLENDVB256 dst (VPSRAVD256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSRAVDMasked256Merging dst x y (VPMOVVec32x8ToM <types.TypeMask> mask))
  2471  (VPBLENDVB256 dst (VPSRAVQ256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSRAVQMasked256Merging dst x y (VPMOVVec64x4ToM <types.TypeMask> mask))
  2472  (VPBLENDVB256 dst (VPSRAVW256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSRAVWMasked256Merging dst x y (VPMOVVec16x16ToM <types.TypeMask> mask))
  2473  (VPBLENDVB256 dst (VPSRAW256const [a] x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSRAWMasked256constMerging dst [a] x (VPMOVVec16x16ToM <types.TypeMask> mask))
  2474  (VPBLENDVB256 dst (VPSRLD256const [a] x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSRLDMasked256constMerging dst [a] x (VPMOVVec32x8ToM <types.TypeMask> mask))
  2475  (VPBLENDVB256 dst (VPSRLQ256const [a] x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSRLQMasked256constMerging dst [a] x (VPMOVVec64x4ToM <types.TypeMask> mask))
  2476  (VPBLENDVB256 dst (VPSRLVD256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSRLVDMasked256Merging dst x y (VPMOVVec32x8ToM <types.TypeMask> mask))
  2477  (VPBLENDVB256 dst (VPSRLVQ256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSRLVQMasked256Merging dst x y (VPMOVVec64x4ToM <types.TypeMask> mask))
  2478  (VPBLENDVB256 dst (VPSRLVW256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSRLVWMasked256Merging dst x y (VPMOVVec16x16ToM <types.TypeMask> mask))
  2479  (VPBLENDVB256 dst (VPSRLW256const [a] x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSRLWMasked256constMerging dst [a] x (VPMOVVec16x16ToM <types.TypeMask> mask))
  2480  (VPBLENDVB256 dst (VPSUBB256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSUBBMasked256Merging dst x y (VPMOVVec8x32ToM <types.TypeMask> mask))
  2481  (VPBLENDVB256 dst (VPSUBD256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSUBDMasked256Merging dst x y (VPMOVVec32x8ToM <types.TypeMask> mask))
  2482  (VPBLENDVB256 dst (VPSUBQ256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSUBQMasked256Merging dst x y (VPMOVVec64x4ToM <types.TypeMask> mask))
  2483  (VPBLENDVB256 dst (VPSUBSB256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSUBSBMasked256Merging dst x y (VPMOVVec8x32ToM <types.TypeMask> mask))
  2484  (VPBLENDVB256 dst (VPSUBSW256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSUBSWMasked256Merging dst x y (VPMOVVec16x16ToM <types.TypeMask> mask))
  2485  (VPBLENDVB256 dst (VPSUBUSB256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSUBUSBMasked256Merging dst x y (VPMOVVec8x32ToM <types.TypeMask> mask))
  2486  (VPBLENDVB256 dst (VPSUBUSW256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSUBUSWMasked256Merging dst x y (VPMOVVec16x16ToM <types.TypeMask> mask))
  2487  (VPBLENDVB256 dst (VPSUBW256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VPSUBWMasked256Merging dst x y (VPMOVVec16x16ToM <types.TypeMask> mask))
  2488  (VPBLENDVB256 dst (VRCP14PD256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VRCP14PDMasked256Merging dst x (VPMOVVec64x4ToM <types.TypeMask> mask))
  2489  (VPBLENDVB256 dst (VREDUCEPD256 [a] x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VREDUCEPDMasked256Merging dst [a] x (VPMOVVec64x4ToM <types.TypeMask> mask))
  2490  (VPBLENDVB256 dst (VREDUCEPS256 [a] x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VREDUCEPSMasked256Merging dst [a] x (VPMOVVec32x8ToM <types.TypeMask> mask))
  2491  (VPBLENDVB256 dst (VRNDSCALEPD256 [a] x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VRNDSCALEPDMasked256Merging dst [a] x (VPMOVVec64x4ToM <types.TypeMask> mask))
  2492  (VPBLENDVB256 dst (VRNDSCALEPS256 [a] x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VRNDSCALEPSMasked256Merging dst [a] x (VPMOVVec32x8ToM <types.TypeMask> mask))
  2493  (VPBLENDVB256 dst (VRSQRT14PD256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VRSQRT14PDMasked256Merging dst x (VPMOVVec64x4ToM <types.TypeMask> mask))
  2494  (VPBLENDVB256 dst (VSCALEFPD256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VSCALEFPDMasked256Merging dst x y (VPMOVVec64x4ToM <types.TypeMask> mask))
  2495  (VPBLENDVB256 dst (VSCALEFPS256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VSCALEFPSMasked256Merging dst x y (VPMOVVec32x8ToM <types.TypeMask> mask))
  2496  (VPBLENDVB256 dst (VSQRTPD256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VSQRTPDMasked256Merging dst x (VPMOVVec64x4ToM <types.TypeMask> mask))
  2497  (VPBLENDVB256 dst (VSQRTPS256 x) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VSQRTPSMasked256Merging dst x (VPMOVVec32x8ToM <types.TypeMask> mask))
  2498  (VPBLENDVB256 dst (VSUBPD256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VSUBPDMasked256Merging dst x y (VPMOVVec64x4ToM <types.TypeMask> mask))
  2499  (VPBLENDVB256 dst (VSUBPS256 x y) mask) && v.Block.CPUfeatures.hasFeature(CPUavx512) => (VSUBPSMasked256Merging dst x y (VPMOVVec32x8ToM <types.TypeMask> mask))
  2500  (VAESDECLAST128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VAESDECLAST128load {sym} [off] x ptr mem) // vregMem
  2501  (VAESDECLAST256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VAESDECLAST256load {sym} [off] x ptr mem) // vregMem
  2502  (VAESDEC128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VAESDEC128load {sym} [off] x ptr mem) // vregMem
  2503  (VAESDEC256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VAESDEC256load {sym} [off] x ptr mem) // vregMem
  2504  (VAESENCLAST128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VAESENCLAST128load {sym} [off] x ptr mem) // vregMem
  2505  (VAESENCLAST256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VAESENCLAST256load {sym} [off] x ptr mem) // vregMem
  2506  (VAESENC128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VAESENC128load {sym} [off] x ptr mem) // vregMem
  2507  (VAESENC256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VAESENC256load {sym} [off] x ptr mem) // vregMem
  2508  (VAESIMC128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VAESIMC128load {sym} [off] ptr mem) // vregMem
  2509  (VAESKEYGENASSIST128 [c]  l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VAESKEYGENASSIST128load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  2510  (VPABSB128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPABSB128load {sym} [off] ptr mem) // vregMem
  2511  (VPABSB256 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPABSB256load {sym} [off] ptr mem) // vregMem
  2512  (VPABSW128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPABSW128load {sym} [off] ptr mem) // vregMem
  2513  (VPABSW256 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPABSW256load {sym} [off] ptr mem) // vregMem
  2514  (VPABSD128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPABSD128load {sym} [off] ptr mem) // vregMem
  2515  (VPABSD256 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPABSD256load {sym} [off] ptr mem) // vregMem
  2516  (VPABSD512 l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPABSD512load {sym} [off] ptr mem) // vregMem
  2517  (VPABSQ128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPABSQ128load {sym} [off] ptr mem) // vregMem
  2518  (VPABSQ256 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPABSQ256load {sym} [off] ptr mem) // vregMem
  2519  (VPABSQ512 l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPABSQ512load {sym} [off] ptr mem) // vregMem
  2520  (VPABSBMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPABSBMasked128load {sym} [off] ptr mask mem) // vregMem
  2521  (VPABSBMasked256 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPABSBMasked256load {sym} [off] ptr mask mem) // vregMem
  2522  (VPABSWMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPABSWMasked128load {sym} [off] ptr mask mem) // vregMem
  2523  (VPABSWMasked256 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPABSWMasked256load {sym} [off] ptr mask mem) // vregMem
  2524  (VPABSDMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPABSDMasked128load {sym} [off] ptr mask mem) // vregMem
  2525  (VPABSDMasked256 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPABSDMasked256load {sym} [off] ptr mask mem) // vregMem
  2526  (VPABSDMasked512 l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPABSDMasked512load {sym} [off] ptr mask mem) // vregMem
  2527  (VPABSQMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPABSQMasked128load {sym} [off] ptr mask mem) // vregMem
  2528  (VPABSQMasked256 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPABSQMasked256load {sym} [off] ptr mask mem) // vregMem
  2529  (VPABSQMasked512 l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPABSQMasked512load {sym} [off] ptr mask mem) // vregMem
  2530  (VADDPS128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VADDPS128load {sym} [off] x ptr mem) // vregMem
  2531  (VADDPS256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VADDPS256load {sym} [off] x ptr mem) // vregMem
  2532  (VADDPS512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VADDPS512load {sym} [off] x ptr mem) // vregMem
  2533  (VADDPD128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VADDPD128load {sym} [off] x ptr mem) // vregMem
  2534  (VADDPD256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VADDPD256load {sym} [off] x ptr mem) // vregMem
  2535  (VADDPD512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VADDPD512load {sym} [off] x ptr mem) // vregMem
  2536  (VPADDB128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPADDB128load {sym} [off] x ptr mem) // vregMem
  2537  (VPADDB256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPADDB256load {sym} [off] x ptr mem) // vregMem
  2538  (VPADDW128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPADDW128load {sym} [off] x ptr mem) // vregMem
  2539  (VPADDW256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPADDW256load {sym} [off] x ptr mem) // vregMem
  2540  (VPADDD128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPADDD128load {sym} [off] x ptr mem) // vregMem
  2541  (VPADDD256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPADDD256load {sym} [off] x ptr mem) // vregMem
  2542  (VPADDD512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPADDD512load {sym} [off] x ptr mem) // vregMem
  2543  (VPADDQ128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPADDQ128load {sym} [off] x ptr mem) // vregMem
  2544  (VPADDQ256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPADDQ256load {sym} [off] x ptr mem) // vregMem
  2545  (VPADDQ512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPADDQ512load {sym} [off] x ptr mem) // vregMem
  2546  (VPDPWSSD128 x y l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPDPWSSD128load {sym} [off] x y ptr mem) // vregMem
  2547  (VPDPWSSD256 x y l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPDPWSSD256load {sym} [off] x y ptr mem) // vregMem
  2548  (VPDPWSSD512 x y l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPDPWSSD512load {sym} [off] x y ptr mem) // vregMem
  2549  (VPDPWSSDMasked128 x y l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPDPWSSDMasked128load {sym} [off] x y ptr mask mem) // vregMem
  2550  (VPDPWSSDMasked256 x y l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPDPWSSDMasked256load {sym} [off] x y ptr mask mem) // vregMem
  2551  (VPDPWSSDMasked512 x y l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPDPWSSDMasked512load {sym} [off] x y ptr mask mem) // vregMem
  2552  (VADDPSMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VADDPSMasked128load {sym} [off] x ptr mask mem) // vregMem
  2553  (VADDPSMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VADDPSMasked256load {sym} [off] x ptr mask mem) // vregMem
  2554  (VADDPSMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VADDPSMasked512load {sym} [off] x ptr mask mem) // vregMem
  2555  (VADDPDMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VADDPDMasked128load {sym} [off] x ptr mask mem) // vregMem
  2556  (VADDPDMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VADDPDMasked256load {sym} [off] x ptr mask mem) // vregMem
  2557  (VADDPDMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VADDPDMasked512load {sym} [off] x ptr mask mem) // vregMem
  2558  (VPADDBMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPADDBMasked128load {sym} [off] x ptr mask mem) // vregMem
  2559  (VPADDBMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPADDBMasked256load {sym} [off] x ptr mask mem) // vregMem
  2560  (VPADDWMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPADDWMasked128load {sym} [off] x ptr mask mem) // vregMem
  2561  (VPADDWMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPADDWMasked256load {sym} [off] x ptr mask mem) // vregMem
  2562  (VPADDDMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPADDDMasked128load {sym} [off] x ptr mask mem) // vregMem
  2563  (VPADDDMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPADDDMasked256load {sym} [off] x ptr mask mem) // vregMem
  2564  (VPADDDMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPADDDMasked512load {sym} [off] x ptr mask mem) // vregMem
  2565  (VPADDQMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPADDQMasked128load {sym} [off] x ptr mask mem) // vregMem
  2566  (VPADDQMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPADDQMasked256load {sym} [off] x ptr mask mem) // vregMem
  2567  (VPADDQMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPADDQMasked512load {sym} [off] x ptr mask mem) // vregMem
  2568  (VADDSUBPS128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VADDSUBPS128load {sym} [off] x ptr mem) // vregMem
  2569  (VADDSUBPS256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VADDSUBPS256load {sym} [off] x ptr mem) // vregMem
  2570  (VADDSUBPD128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VADDSUBPD128load {sym} [off] x ptr mem) // vregMem
  2571  (VADDSUBPD256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VADDSUBPD256load {sym} [off] x ptr mem) // vregMem
  2572  (VPADDSB128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPADDSB128load {sym} [off] x ptr mem) // vregMem
  2573  (VPADDSB256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPADDSB256load {sym} [off] x ptr mem) // vregMem
  2574  (VPADDSW128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPADDSW128load {sym} [off] x ptr mem) // vregMem
  2575  (VPADDSW256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPADDSW256load {sym} [off] x ptr mem) // vregMem
  2576  (VPADDUSB128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPADDUSB128load {sym} [off] x ptr mem) // vregMem
  2577  (VPADDUSB256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPADDUSB256load {sym} [off] x ptr mem) // vregMem
  2578  (VPADDUSW128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPADDUSW128load {sym} [off] x ptr mem) // vregMem
  2579  (VPADDUSW256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPADDUSW256load {sym} [off] x ptr mem) // vregMem
  2580  (VPADDSBMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPADDSBMasked128load {sym} [off] x ptr mask mem) // vregMem
  2581  (VPADDSBMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPADDSBMasked256load {sym} [off] x ptr mask mem) // vregMem
  2582  (VPADDSWMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPADDSWMasked128load {sym} [off] x ptr mask mem) // vregMem
  2583  (VPADDSWMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPADDSWMasked256load {sym} [off] x ptr mask mem) // vregMem
  2584  (VPADDUSBMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPADDUSBMasked128load {sym} [off] x ptr mask mem) // vregMem
  2585  (VPADDUSBMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPADDUSBMasked256load {sym} [off] x ptr mask mem) // vregMem
  2586  (VPADDUSWMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPADDUSWMasked128load {sym} [off] x ptr mask mem) // vregMem
  2587  (VPADDUSWMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPADDUSWMasked256load {sym} [off] x ptr mask mem) // vregMem
  2588  (VPAND128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPAND128load {sym} [off] x ptr mem) // vregMem
  2589  (VPAND256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPAND256load {sym} [off] x ptr mem) // vregMem
  2590  (VPANDD512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPANDD512load {sym} [off] x ptr mem) // vregMem
  2591  (VPANDQ512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPANDQ512load {sym} [off] x ptr mem) // vregMem
  2592  (VPANDDMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPANDDMasked128load {sym} [off] x ptr mask mem) // vregMem
  2593  (VPANDDMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPANDDMasked256load {sym} [off] x ptr mask mem) // vregMem
  2594  (VPANDDMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPANDDMasked512load {sym} [off] x ptr mask mem) // vregMem
  2595  (VPANDQMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPANDQMasked128load {sym} [off] x ptr mask mem) // vregMem
  2596  (VPANDQMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPANDQMasked256load {sym} [off] x ptr mask mem) // vregMem
  2597  (VPANDQMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPANDQMasked512load {sym} [off] x ptr mask mem) // vregMem
  2598  (VPANDN128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPANDN128load {sym} [off] x ptr mem) // vregMem
  2599  (VPANDN256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPANDN256load {sym} [off] x ptr mem) // vregMem
  2600  (VPANDND512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPANDND512load {sym} [off] x ptr mem) // vregMem
  2601  (VPANDNQ512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPANDNQ512load {sym} [off] x ptr mem) // vregMem
  2602  (VPANDNDMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPANDNDMasked128load {sym} [off] x ptr mask mem) // vregMem
  2603  (VPANDNDMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPANDNDMasked256load {sym} [off] x ptr mask mem) // vregMem
  2604  (VPANDNDMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPANDNDMasked512load {sym} [off] x ptr mask mem) // vregMem
  2605  (VPANDNQMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPANDNQMasked128load {sym} [off] x ptr mask mem) // vregMem
  2606  (VPANDNQMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPANDNQMasked256load {sym} [off] x ptr mask mem) // vregMem
  2607  (VPANDNQMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPANDNQMasked512load {sym} [off] x ptr mask mem) // vregMem
  2608  (VPAVGB128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPAVGB128load {sym} [off] x ptr mem) // vregMem
  2609  (VPAVGB256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPAVGB256load {sym} [off] x ptr mem) // vregMem
  2610  (VPAVGW128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPAVGW128load {sym} [off] x ptr mem) // vregMem
  2611  (VPAVGW256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPAVGW256load {sym} [off] x ptr mem) // vregMem
  2612  (VPAVGBMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPAVGBMasked128load {sym} [off] x ptr mask mem) // vregMem
  2613  (VPAVGBMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPAVGBMasked256load {sym} [off] x ptr mask mem) // vregMem
  2614  (VPAVGWMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPAVGWMasked128load {sym} [off] x ptr mask mem) // vregMem
  2615  (VPAVGWMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPAVGWMasked256load {sym} [off] x ptr mask mem) // vregMem
  2616  (VROUNDPS128 [c] l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VROUNDPS128load {sym} [makeValAndOff(int32(uint8(c)),off)] ptr mem) // vregMem
  2617  (VROUNDPS256 [c] l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VROUNDPS256load {sym} [makeValAndOff(int32(uint8(c)),off)] ptr mem) // vregMem
  2618  (VROUNDPD128 [c] l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VROUNDPD128load {sym} [makeValAndOff(int32(uint8(c)),off)] ptr mem) // vregMem
  2619  (VROUNDPD256 [c] l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VROUNDPD256load {sym} [makeValAndOff(int32(uint8(c)),off)] ptr mem) // vregMem
  2620  (VRNDSCALEPS128 [c]  l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VRNDSCALEPS128load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  2621  (VRNDSCALEPS256 [c]  l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VRNDSCALEPS256load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  2622  (VRNDSCALEPS512 [c]  l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VRNDSCALEPS512load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  2623  (VRNDSCALEPD128 [c]  l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VRNDSCALEPD128load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  2624  (VRNDSCALEPD256 [c]  l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VRNDSCALEPD256load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  2625  (VRNDSCALEPD512 [c]  l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VRNDSCALEPD512load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  2626  (VRNDSCALEPSMasked128 [c]  l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VRNDSCALEPSMasked128load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  2627  (VRNDSCALEPSMasked256 [c]  l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VRNDSCALEPSMasked256load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  2628  (VRNDSCALEPSMasked512 [c]  l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VRNDSCALEPSMasked512load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  2629  (VRNDSCALEPDMasked128 [c]  l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VRNDSCALEPDMasked128load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  2630  (VRNDSCALEPDMasked256 [c]  l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VRNDSCALEPDMasked256load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  2631  (VRNDSCALEPDMasked512 [c]  l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VRNDSCALEPDMasked512load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  2632  (VREDUCEPS128 [c]  l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VREDUCEPS128load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  2633  (VREDUCEPS256 [c]  l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VREDUCEPS256load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  2634  (VREDUCEPS512 [c]  l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VREDUCEPS512load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  2635  (VREDUCEPD128 [c]  l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VREDUCEPD128load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  2636  (VREDUCEPD256 [c]  l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VREDUCEPD256load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  2637  (VREDUCEPD512 [c]  l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VREDUCEPD512load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  2638  (VREDUCEPSMasked128 [c]  l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VREDUCEPSMasked128load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  2639  (VREDUCEPSMasked256 [c]  l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VREDUCEPSMasked256load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  2640  (VREDUCEPSMasked512 [c]  l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VREDUCEPSMasked512load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  2641  (VREDUCEPDMasked128 [c]  l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VREDUCEPDMasked128load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  2642  (VREDUCEPDMasked256 [c]  l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VREDUCEPDMasked256load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  2643  (VREDUCEPDMasked512 [c]  l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VREDUCEPDMasked512load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  2644  (VHADDPS128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VHADDPS128load {sym} [off] x ptr mem) // vregMem
  2645  (VHADDPD128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VHADDPD128load {sym} [off] x ptr mem) // vregMem
  2646  (VPHADDW128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPHADDW128load {sym} [off] x ptr mem) // vregMem
  2647  (VPHADDD128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPHADDD128load {sym} [off] x ptr mem) // vregMem
  2648  (VHADDPS256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VHADDPS256load {sym} [off] x ptr mem) // vregMem
  2649  (VHADDPD256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VHADDPD256load {sym} [off] x ptr mem) // vregMem
  2650  (VPHADDW256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPHADDW256load {sym} [off] x ptr mem) // vregMem
  2651  (VPHADDD256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPHADDD256load {sym} [off] x ptr mem) // vregMem
  2652  (VPHADDSW128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPHADDSW128load {sym} [off] x ptr mem) // vregMem
  2653  (VPHADDSW256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPHADDSW256load {sym} [off] x ptr mem) // vregMem
  2654  (VPERMI2B128 x y l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPERMI2B128load {sym} [off] x y ptr mem) // vregMem
  2655  (VPERMI2B256 x y l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPERMI2B256load {sym} [off] x y ptr mem) // vregMem
  2656  (VPERMI2W128 x y l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPERMI2W128load {sym} [off] x y ptr mem) // vregMem
  2657  (VPERMI2W256 x y l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPERMI2W256load {sym} [off] x y ptr mem) // vregMem
  2658  (VPERMI2PS128 x y l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPERMI2PS128load {sym} [off] x y ptr mem) // vregMem
  2659  (VPERMI2D128 x y l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPERMI2D128load {sym} [off] x y ptr mem) // vregMem
  2660  (VPERMI2PS256 x y l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPERMI2PS256load {sym} [off] x y ptr mem) // vregMem
  2661  (VPERMI2D256 x y l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPERMI2D256load {sym} [off] x y ptr mem) // vregMem
  2662  (VPERMI2PS512 x y l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPERMI2PS512load {sym} [off] x y ptr mem) // vregMem
  2663  (VPERMI2D512 x y l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPERMI2D512load {sym} [off] x y ptr mem) // vregMem
  2664  (VPERMI2PD128 x y l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPERMI2PD128load {sym} [off] x y ptr mem) // vregMem
  2665  (VPERMI2Q128 x y l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPERMI2Q128load {sym} [off] x y ptr mem) // vregMem
  2666  (VPERMI2PD256 x y l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPERMI2PD256load {sym} [off] x y ptr mem) // vregMem
  2667  (VPERMI2Q256 x y l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPERMI2Q256load {sym} [off] x y ptr mem) // vregMem
  2668  (VPERMI2PD512 x y l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPERMI2PD512load {sym} [off] x y ptr mem) // vregMem
  2669  (VPERMI2Q512 x y l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPERMI2Q512load {sym} [off] x y ptr mem) // vregMem
  2670  (VPERM2F128256 [c]  x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPERM2F128256load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  2671  (VPERM2I128256 [c]  x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPERM2I128256load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  2672  (VPERMI2BMasked128 x y l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPERMI2BMasked128load {sym} [off] x y ptr mask mem) // vregMem
  2673  (VPERMI2BMasked256 x y l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPERMI2BMasked256load {sym} [off] x y ptr mask mem) // vregMem
  2674  (VPERMI2WMasked128 x y l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPERMI2WMasked128load {sym} [off] x y ptr mask mem) // vregMem
  2675  (VPERMI2WMasked256 x y l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPERMI2WMasked256load {sym} [off] x y ptr mask mem) // vregMem
  2676  (VPERMI2PSMasked128 x y l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPERMI2PSMasked128load {sym} [off] x y ptr mask mem) // vregMem
  2677  (VPERMI2DMasked128 x y l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPERMI2DMasked128load {sym} [off] x y ptr mask mem) // vregMem
  2678  (VPERMI2PSMasked256 x y l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPERMI2PSMasked256load {sym} [off] x y ptr mask mem) // vregMem
  2679  (VPERMI2DMasked256 x y l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPERMI2DMasked256load {sym} [off] x y ptr mask mem) // vregMem
  2680  (VPERMI2PSMasked512 x y l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPERMI2PSMasked512load {sym} [off] x y ptr mask mem) // vregMem
  2681  (VPERMI2DMasked512 x y l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPERMI2DMasked512load {sym} [off] x y ptr mask mem) // vregMem
  2682  (VPERMI2PDMasked128 x y l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPERMI2PDMasked128load {sym} [off] x y ptr mask mem) // vregMem
  2683  (VPERMI2QMasked128 x y l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPERMI2QMasked128load {sym} [off] x y ptr mask mem) // vregMem
  2684  (VPERMI2PDMasked256 x y l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPERMI2PDMasked256load {sym} [off] x y ptr mask mem) // vregMem
  2685  (VPERMI2QMasked256 x y l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPERMI2QMasked256load {sym} [off] x y ptr mask mem) // vregMem
  2686  (VPERMI2PDMasked512 x y l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPERMI2PDMasked512load {sym} [off] x y ptr mask mem) // vregMem
  2687  (VPERMI2QMasked512 x y l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPERMI2QMasked512load {sym} [off] x y ptr mask mem) // vregMem
  2688  (VPALIGNR128 [c]  x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPALIGNR128load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  2689  (VPALIGNR256 [c]  x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPALIGNR256load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  2690  (VPALIGNRMasked256 [c]  x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPALIGNRMasked256load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mask mem) // vregMem
  2691  (VPALIGNRMasked128 [c]  x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPALIGNRMasked128load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mask mem) // vregMem
  2692  (VHSUBPS128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VHSUBPS128load {sym} [off] x ptr mem) // vregMem
  2693  (VHSUBPD128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VHSUBPD128load {sym} [off] x ptr mem) // vregMem
  2694  (VPHSUBW128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPHSUBW128load {sym} [off] x ptr mem) // vregMem
  2695  (VPHSUBD128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPHSUBD128load {sym} [off] x ptr mem) // vregMem
  2696  (VHSUBPS256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VHSUBPS256load {sym} [off] x ptr mem) // vregMem
  2697  (VHSUBPD256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VHSUBPD256load {sym} [off] x ptr mem) // vregMem
  2698  (VPHSUBW256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPHSUBW256load {sym} [off] x ptr mem) // vregMem
  2699  (VPHSUBD256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPHSUBD256load {sym} [off] x ptr mem) // vregMem
  2700  (VPHSUBSW128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPHSUBSW128load {sym} [off] x ptr mem) // vregMem
  2701  (VPHSUBSW256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPHSUBSW256load {sym} [off] x ptr mem) // vregMem
  2702  (VCVTPD2PSX128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTPD2PSX128load {sym} [off] ptr mem) // vregMem
  2703  (VCVTPD2PSY128 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTPD2PSY128load {sym} [off] ptr mem) // vregMem
  2704  (VCVTPD2PS256 l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTPD2PS256load {sym} [off] ptr mem) // vregMem
  2705  (VCVTDQ2PS128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTDQ2PS128load {sym} [off] ptr mem) // vregMem
  2706  (VCVTDQ2PS256 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTDQ2PS256load {sym} [off] ptr mem) // vregMem
  2707  (VCVTDQ2PS512 l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTDQ2PS512load {sym} [off] ptr mem) // vregMem
  2708  (VCVTQQ2PSX128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTQQ2PSX128load {sym} [off] ptr mem) // vregMem
  2709  (VCVTQQ2PSY128 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTQQ2PSY128load {sym} [off] ptr mem) // vregMem
  2710  (VCVTQQ2PS256 l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTQQ2PS256load {sym} [off] ptr mem) // vregMem
  2711  (VCVTUDQ2PS128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTUDQ2PS128load {sym} [off] ptr mem) // vregMem
  2712  (VCVTUDQ2PS256 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTUDQ2PS256load {sym} [off] ptr mem) // vregMem
  2713  (VCVTUDQ2PS512 l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTUDQ2PS512load {sym} [off] ptr mem) // vregMem
  2714  (VCVTUQQ2PSX128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTUQQ2PSX128load {sym} [off] ptr mem) // vregMem
  2715  (VCVTUQQ2PSY128 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTUQQ2PSY128load {sym} [off] ptr mem) // vregMem
  2716  (VCVTUQQ2PS256 l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTUQQ2PS256load {sym} [off] ptr mem) // vregMem
  2717  (VCVTPD2PSXMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTPD2PSXMasked128load {sym} [off] ptr mask mem) // vregMem
  2718  (VCVTPD2PSYMasked128 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTPD2PSYMasked128load {sym} [off] ptr mask mem) // vregMem
  2719  (VCVTPD2PSMasked256 l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTPD2PSMasked256load {sym} [off] ptr mask mem) // vregMem
  2720  (VCVTDQ2PSMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTDQ2PSMasked128load {sym} [off] ptr mask mem) // vregMem
  2721  (VCVTDQ2PSMasked256 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTDQ2PSMasked256load {sym} [off] ptr mask mem) // vregMem
  2722  (VCVTDQ2PSMasked512 l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTDQ2PSMasked512load {sym} [off] ptr mask mem) // vregMem
  2723  (VCVTQQ2PSXMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTQQ2PSXMasked128load {sym} [off] ptr mask mem) // vregMem
  2724  (VCVTQQ2PSYMasked128 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTQQ2PSYMasked128load {sym} [off] ptr mask mem) // vregMem
  2725  (VCVTQQ2PSMasked256 l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTQQ2PSMasked256load {sym} [off] ptr mask mem) // vregMem
  2726  (VCVTUDQ2PSMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTUDQ2PSMasked128load {sym} [off] ptr mask mem) // vregMem
  2727  (VCVTUDQ2PSMasked256 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTUDQ2PSMasked256load {sym} [off] ptr mask mem) // vregMem
  2728  (VCVTUDQ2PSMasked512 l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTUDQ2PSMasked512load {sym} [off] ptr mask mem) // vregMem
  2729  (VCVTUQQ2PSXMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTUQQ2PSXMasked128load {sym} [off] ptr mask mem) // vregMem
  2730  (VCVTUQQ2PSYMasked128 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTUQQ2PSYMasked128load {sym} [off] ptr mask mem) // vregMem
  2731  (VCVTUQQ2PSMasked256 l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTUQQ2PSMasked256load {sym} [off] ptr mask mem) // vregMem
  2732  (VCVTPS2PD256 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTPS2PD256load {sym} [off] ptr mem) // vregMem
  2733  (VCVTPS2PD512 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTPS2PD512load {sym} [off] ptr mem) // vregMem
  2734  (VCVTDQ2PD256 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTDQ2PD256load {sym} [off] ptr mem) // vregMem
  2735  (VCVTDQ2PD512 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTDQ2PD512load {sym} [off] ptr mem) // vregMem
  2736  (VCVTQQ2PD128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTQQ2PD128load {sym} [off] ptr mem) // vregMem
  2737  (VCVTQQ2PD256 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTQQ2PD256load {sym} [off] ptr mem) // vregMem
  2738  (VCVTQQ2PD512 l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTQQ2PD512load {sym} [off] ptr mem) // vregMem
  2739  (VCVTUDQ2PD256 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTUDQ2PD256load {sym} [off] ptr mem) // vregMem
  2740  (VCVTUDQ2PD512 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTUDQ2PD512load {sym} [off] ptr mem) // vregMem
  2741  (VCVTUQQ2PD128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTUQQ2PD128load {sym} [off] ptr mem) // vregMem
  2742  (VCVTUQQ2PD256 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTUQQ2PD256load {sym} [off] ptr mem) // vregMem
  2743  (VCVTUQQ2PD512 l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTUQQ2PD512load {sym} [off] ptr mem) // vregMem
  2744  (VCVTPS2PDMasked256 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTPS2PDMasked256load {sym} [off] ptr mask mem) // vregMem
  2745  (VCVTPS2PDMasked512 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTPS2PDMasked512load {sym} [off] ptr mask mem) // vregMem
  2746  (VCVTDQ2PDMasked256 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTDQ2PDMasked256load {sym} [off] ptr mask mem) // vregMem
  2747  (VCVTDQ2PDMasked512 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTDQ2PDMasked512load {sym} [off] ptr mask mem) // vregMem
  2748  (VCVTQQ2PDMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTQQ2PDMasked128load {sym} [off] ptr mask mem) // vregMem
  2749  (VCVTQQ2PDMasked256 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTQQ2PDMasked256load {sym} [off] ptr mask mem) // vregMem
  2750  (VCVTQQ2PDMasked512 l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTQQ2PDMasked512load {sym} [off] ptr mask mem) // vregMem
  2751  (VCVTUDQ2PDMasked256 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTUDQ2PDMasked256load {sym} [off] ptr mask mem) // vregMem
  2752  (VCVTUDQ2PDMasked512 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTUDQ2PDMasked512load {sym} [off] ptr mask mem) // vregMem
  2753  (VCVTUQQ2PDMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTUQQ2PDMasked128load {sym} [off] ptr mask mem) // vregMem
  2754  (VCVTUQQ2PDMasked256 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTUQQ2PDMasked256load {sym} [off] ptr mask mem) // vregMem
  2755  (VCVTUQQ2PDMasked512 l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTUQQ2PDMasked512load {sym} [off] ptr mask mem) // vregMem
  2756  (VCVTTPS2DQ128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTTPS2DQ128load {sym} [off] ptr mem) // vregMem
  2757  (VCVTTPS2DQ256 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTTPS2DQ256load {sym} [off] ptr mem) // vregMem
  2758  (VCVTTPS2DQ512 l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTTPS2DQ512load {sym} [off] ptr mem) // vregMem
  2759  (VCVTTPD2DQX128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTTPD2DQX128load {sym} [off] ptr mem) // vregMem
  2760  (VCVTTPD2DQY128 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTTPD2DQY128load {sym} [off] ptr mem) // vregMem
  2761  (VCVTTPD2DQ256 l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTTPD2DQ256load {sym} [off] ptr mem) // vregMem
  2762  (VCVTTPS2DQMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTTPS2DQMasked128load {sym} [off] ptr mask mem) // vregMem
  2763  (VCVTTPS2DQMasked256 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTTPS2DQMasked256load {sym} [off] ptr mask mem) // vregMem
  2764  (VCVTTPS2DQMasked512 l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTTPS2DQMasked512load {sym} [off] ptr mask mem) // vregMem
  2765  (VCVTTPD2DQXMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTTPD2DQXMasked128load {sym} [off] ptr mask mem) // vregMem
  2766  (VCVTTPD2DQYMasked128 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTTPD2DQYMasked128load {sym} [off] ptr mask mem) // vregMem
  2767  (VCVTTPD2DQMasked256 l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTTPD2DQMasked256load {sym} [off] ptr mask mem) // vregMem
  2768  (VCVTTPS2QQ256 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTTPS2QQ256load {sym} [off] ptr mem) // vregMem
  2769  (VCVTTPS2QQ512 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTTPS2QQ512load {sym} [off] ptr mem) // vregMem
  2770  (VCVTTPD2QQ128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTTPD2QQ128load {sym} [off] ptr mem) // vregMem
  2771  (VCVTTPD2QQ256 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTTPD2QQ256load {sym} [off] ptr mem) // vregMem
  2772  (VCVTTPD2QQ512 l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTTPD2QQ512load {sym} [off] ptr mem) // vregMem
  2773  (VCVTTPS2QQMasked256 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTTPS2QQMasked256load {sym} [off] ptr mask mem) // vregMem
  2774  (VCVTTPS2QQMasked512 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTTPS2QQMasked512load {sym} [off] ptr mask mem) // vregMem
  2775  (VCVTTPD2QQMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTTPD2QQMasked128load {sym} [off] ptr mask mem) // vregMem
  2776  (VCVTTPD2QQMasked256 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTTPD2QQMasked256load {sym} [off] ptr mask mem) // vregMem
  2777  (VCVTTPD2QQMasked512 l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTTPD2QQMasked512load {sym} [off] ptr mask mem) // vregMem
  2778  (VCVTTPS2UDQ128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTTPS2UDQ128load {sym} [off] ptr mem) // vregMem
  2779  (VCVTTPS2UDQ256 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTTPS2UDQ256load {sym} [off] ptr mem) // vregMem
  2780  (VCVTTPS2UDQ512 l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTTPS2UDQ512load {sym} [off] ptr mem) // vregMem
  2781  (VCVTTPD2UDQX128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTTPD2UDQX128load {sym} [off] ptr mem) // vregMem
  2782  (VCVTTPD2UDQY128 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTTPD2UDQY128load {sym} [off] ptr mem) // vregMem
  2783  (VCVTTPD2UDQ256 l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTTPD2UDQ256load {sym} [off] ptr mem) // vregMem
  2784  (VCVTTPS2UDQMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTTPS2UDQMasked128load {sym} [off] ptr mask mem) // vregMem
  2785  (VCVTTPS2UDQMasked256 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTTPS2UDQMasked256load {sym} [off] ptr mask mem) // vregMem
  2786  (VCVTTPS2UDQMasked512 l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTTPS2UDQMasked512load {sym} [off] ptr mask mem) // vregMem
  2787  (VCVTTPD2UDQXMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTTPD2UDQXMasked128load {sym} [off] ptr mask mem) // vregMem
  2788  (VCVTTPD2UDQYMasked128 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTTPD2UDQYMasked128load {sym} [off] ptr mask mem) // vregMem
  2789  (VCVTTPD2UDQMasked256 l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTTPD2UDQMasked256load {sym} [off] ptr mask mem) // vregMem
  2790  (VCVTTPS2UQQ256 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTTPS2UQQ256load {sym} [off] ptr mem) // vregMem
  2791  (VCVTTPS2UQQ512 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTTPS2UQQ512load {sym} [off] ptr mem) // vregMem
  2792  (VCVTTPD2UQQ128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTTPD2UQQ128load {sym} [off] ptr mem) // vregMem
  2793  (VCVTTPD2UQQ256 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTTPD2UQQ256load {sym} [off] ptr mem) // vregMem
  2794  (VCVTTPD2UQQ512 l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCVTTPD2UQQ512load {sym} [off] ptr mem) // vregMem
  2795  (VCVTTPS2UQQMasked256 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTTPS2UQQMasked256load {sym} [off] ptr mask mem) // vregMem
  2796  (VCVTTPS2UQQMasked512 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTTPS2UQQMasked512load {sym} [off] ptr mask mem) // vregMem
  2797  (VCVTTPD2UQQMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTTPD2UQQMasked128load {sym} [off] ptr mask mem) // vregMem
  2798  (VCVTTPD2UQQMasked256 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTTPD2UQQMasked256load {sym} [off] ptr mask mem) // vregMem
  2799  (VCVTTPD2UQQMasked512 l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCVTTPD2UQQMasked512load {sym} [off] ptr mask mem) // vregMem
  2800  (VDIVPS128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VDIVPS128load {sym} [off] x ptr mem) // vregMem
  2801  (VDIVPS256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VDIVPS256load {sym} [off] x ptr mem) // vregMem
  2802  (VDIVPS512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VDIVPS512load {sym} [off] x ptr mem) // vregMem
  2803  (VDIVPD128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VDIVPD128load {sym} [off] x ptr mem) // vregMem
  2804  (VDIVPD256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VDIVPD256load {sym} [off] x ptr mem) // vregMem
  2805  (VDIVPD512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VDIVPD512load {sym} [off] x ptr mem) // vregMem
  2806  (VDIVPSMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VDIVPSMasked128load {sym} [off] x ptr mask mem) // vregMem
  2807  (VDIVPSMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VDIVPSMasked256load {sym} [off] x ptr mask mem) // vregMem
  2808  (VDIVPSMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VDIVPSMasked512load {sym} [off] x ptr mask mem) // vregMem
  2809  (VDIVPDMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VDIVPDMasked128load {sym} [off] x ptr mask mem) // vregMem
  2810  (VDIVPDMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VDIVPDMasked256load {sym} [off] x ptr mask mem) // vregMem
  2811  (VDIVPDMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VDIVPDMasked512load {sym} [off] x ptr mask mem) // vregMem
  2812  (VPMADDWD128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMADDWD128load {sym} [off] x ptr mem) // vregMem
  2813  (VPMADDWD256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMADDWD256load {sym} [off] x ptr mem) // vregMem
  2814  (VPMADDWDMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMADDWDMasked128load {sym} [off] x ptr mask mem) // vregMem
  2815  (VPMADDWDMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMADDWDMasked256load {sym} [off] x ptr mask mem) // vregMem
  2816  (VPMADDUBSW128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMADDUBSW128load {sym} [off] x ptr mem) // vregMem
  2817  (VPMADDUBSW256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMADDUBSW256load {sym} [off] x ptr mem) // vregMem
  2818  (VPMADDUBSWMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMADDUBSWMasked128load {sym} [off] x ptr mask mem) // vregMem
  2819  (VPMADDUBSWMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMADDUBSWMasked256load {sym} [off] x ptr mask mem) // vregMem
  2820  (VPCMPEQB128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPCMPEQB128load {sym} [off] x ptr mem) // vregMem
  2821  (VPCMPEQB256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPCMPEQB256load {sym} [off] x ptr mem) // vregMem
  2822  (VPCMPEQW128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPCMPEQW128load {sym} [off] x ptr mem) // vregMem
  2823  (VPCMPEQW256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPCMPEQW256load {sym} [off] x ptr mem) // vregMem
  2824  (VPCMPEQD128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPCMPEQD128load {sym} [off] x ptr mem) // vregMem
  2825  (VPCMPEQD256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPCMPEQD256load {sym} [off] x ptr mem) // vregMem
  2826  (VPCMPEQD512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPCMPEQD512load {sym} [off] x ptr mem) // vregMem
  2827  (VPCMPEQQ128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPCMPEQQ128load {sym} [off] x ptr mem) // vregMem
  2828  (VPCMPEQQ256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPCMPEQQ256load {sym} [off] x ptr mem) // vregMem
  2829  (VPCMPEQQ512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPCMPEQQ512load {sym} [off] x ptr mem) // vregMem
  2830  (VCMPPS128 [c] x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCMPPS128load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mem) // vregMem
  2831  (VCMPPS256 [c] x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCMPPS256load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mem) // vregMem
  2832  (VCMPPS512 [c] x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCMPPS512load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mem) // vregMem
  2833  (VCMPPD128 [c] x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCMPPD128load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mem) // vregMem
  2834  (VCMPPD256 [c] x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCMPPD256load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mem) // vregMem
  2835  (VCMPPD512 [c] x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VCMPPD512load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mem) // vregMem
  2836  (VCMPPSMasked128 [c] x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCMPPSMasked128load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mask mem) // vregMem
  2837  (VCMPPSMasked256 [c] x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCMPPSMasked256load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mask mem) // vregMem
  2838  (VCMPPSMasked512 [c] x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCMPPSMasked512load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mask mem) // vregMem
  2839  (VCMPPDMasked128 [c] x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCMPPDMasked128load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mask mem) // vregMem
  2840  (VCMPPDMasked256 [c] x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCMPPDMasked256load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mask mem) // vregMem
  2841  (VCMPPDMasked512 [c] x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VCMPPDMasked512load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mask mem) // vregMem
  2842  (VPCMPBMasked128 [c] x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPCMPBMasked128load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mask mem) // vregMem
  2843  (VPCMPBMasked256 [c] x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPCMPBMasked256load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mask mem) // vregMem
  2844  (VPCMPWMasked128 [c] x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPCMPWMasked128load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mask mem) // vregMem
  2845  (VPCMPWMasked256 [c] x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPCMPWMasked256load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mask mem) // vregMem
  2846  (VPCMPDMasked128 [c] x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPCMPDMasked128load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mask mem) // vregMem
  2847  (VPCMPDMasked256 [c] x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPCMPDMasked256load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mask mem) // vregMem
  2848  (VPCMPDMasked512 [c] x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPCMPDMasked512load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mask mem) // vregMem
  2849  (VPCMPQMasked128 [c] x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPCMPQMasked128load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mask mem) // vregMem
  2850  (VPCMPQMasked256 [c] x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPCMPQMasked256load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mask mem) // vregMem
  2851  (VPCMPQMasked512 [c] x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPCMPQMasked512load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mask mem) // vregMem
  2852  (VPCMPUBMasked128 [c] x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPCMPUBMasked128load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mask mem) // vregMem
  2853  (VPCMPUBMasked256 [c] x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPCMPUBMasked256load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mask mem) // vregMem
  2854  (VPCMPUWMasked128 [c] x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPCMPUWMasked128load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mask mem) // vregMem
  2855  (VPCMPUWMasked256 [c] x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPCMPUWMasked256load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mask mem) // vregMem
  2856  (VPCMPUDMasked128 [c] x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPCMPUDMasked128load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mask mem) // vregMem
  2857  (VPCMPUDMasked256 [c] x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPCMPUDMasked256load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mask mem) // vregMem
  2858  (VPCMPUDMasked512 [c] x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPCMPUDMasked512load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mask mem) // vregMem
  2859  (VPCMPUQMasked128 [c] x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPCMPUQMasked128load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mask mem) // vregMem
  2860  (VPCMPUQMasked256 [c] x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPCMPUQMasked256load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mask mem) // vregMem
  2861  (VPCMPUQMasked512 [c] x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPCMPUQMasked512load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mask mem) // vregMem
  2862  (VEXPANDPSMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VEXPANDPSMasked128load {sym} [off] ptr mask mem) // vregMem
  2863  (VEXPANDPSMasked256 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VEXPANDPSMasked256load {sym} [off] ptr mask mem) // vregMem
  2864  (VEXPANDPDMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VEXPANDPDMasked128load {sym} [off] ptr mask mem) // vregMem
  2865  (VEXPANDPDMasked256 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VEXPANDPDMasked256load {sym} [off] ptr mask mem) // vregMem
  2866  (VPEXPANDBMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPEXPANDBMasked128load {sym} [off] ptr mask mem) // vregMem
  2867  (VPEXPANDBMasked256 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPEXPANDBMasked256load {sym} [off] ptr mask mem) // vregMem
  2868  (VPEXPANDWMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPEXPANDWMasked128load {sym} [off] ptr mask mem) // vregMem
  2869  (VPEXPANDWMasked256 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPEXPANDWMasked256load {sym} [off] ptr mask mem) // vregMem
  2870  (VPEXPANDDMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPEXPANDDMasked128load {sym} [off] ptr mask mem) // vregMem
  2871  (VPEXPANDDMasked256 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPEXPANDDMasked256load {sym} [off] ptr mask mem) // vregMem
  2872  (VPEXPANDQMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPEXPANDQMasked128load {sym} [off] ptr mask mem) // vregMem
  2873  (VPEXPANDQMasked256 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPEXPANDQMasked256load {sym} [off] ptr mask mem) // vregMem
  2874  (VPMOVSXBQ128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXBQ128load {sym} [off] ptr mem) // vregMem
  2875  (VPMOVSXWQ128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXWQ128load {sym} [off] ptr mem) // vregMem
  2876  (VPMOVSXDQ128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXDQ128load {sym} [off] ptr mem) // vregMem
  2877  (VPMOVSXWQMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXWQMasked128load {sym} [off] ptr mask mem) // vregMem
  2878  (VPMOVSXDQMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXDQMasked128load {sym} [off] ptr mask mem) // vregMem
  2879  (VPMOVZXBQ128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXBQ128load {sym} [off] ptr mem) // vregMem
  2880  (VPMOVZXWQ128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXWQ128load {sym} [off] ptr mem) // vregMem
  2881  (VPMOVZXDQ128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXDQ128load {sym} [off] ptr mem) // vregMem
  2882  (VPMOVZXWQMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXWQMasked128load {sym} [off] ptr mask mem) // vregMem
  2883  (VPMOVZXDQMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXDQMasked128load {sym} [off] ptr mask mem) // vregMem
  2884  (VPMOVSXBD128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXBD128load {sym} [off] ptr mem) // vregMem
  2885  (VPMOVSXWD128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXWD128load {sym} [off] ptr mem) // vregMem
  2886  (VPMOVSXBDMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXBDMasked128load {sym} [off] ptr mask mem) // vregMem
  2887  (VPMOVSXWDMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXWDMasked128load {sym} [off] ptr mask mem) // vregMem
  2888  (VPMOVSXBQ256 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXBQ256load {sym} [off] ptr mem) // vregMem
  2889  (VPMOVSXWQ256 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXWQ256load {sym} [off] ptr mem) // vregMem
  2890  (VPMOVSXBQMasked256 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXBQMasked256load {sym} [off] ptr mask mem) // vregMem
  2891  (VPMOVSXWQMasked256 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXWQMasked256load {sym} [off] ptr mask mem) // vregMem
  2892  (VPMOVZXBD128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXBD128load {sym} [off] ptr mem) // vregMem
  2893  (VPMOVZXWD128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXWD128load {sym} [off] ptr mem) // vregMem
  2894  (VPMOVZXBDMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXBDMasked128load {sym} [off] ptr mask mem) // vregMem
  2895  (VPMOVZXWDMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXWDMasked128load {sym} [off] ptr mask mem) // vregMem
  2896  (VPMOVZXBQ256 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXBQ256load {sym} [off] ptr mem) // vregMem
  2897  (VPMOVZXWQ256 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXWQ256load {sym} [off] ptr mem) // vregMem
  2898  (VPMOVZXBQMasked256 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXBQMasked256load {sym} [off] ptr mask mem) // vregMem
  2899  (VPMOVZXWQMasked256 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXWQMasked256load {sym} [off] ptr mask mem) // vregMem
  2900  (VPMOVSXBW128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXBW128load {sym} [off] ptr mem) // vregMem
  2901  (VPMOVSXBWMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXBWMasked128load {sym} [off] ptr mask mem) // vregMem
  2902  (VPMOVSXBD256 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXBD256load {sym} [off] ptr mem) // vregMem
  2903  (VPMOVSXBDMasked256 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXBDMasked256load {sym} [off] ptr mask mem) // vregMem
  2904  (VPMOVSXBQ512 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXBQ512load {sym} [off] ptr mem) // vregMem
  2905  (VPMOVSXBQMasked512 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXBQMasked512load {sym} [off] ptr mask mem) // vregMem
  2906  (VPMOVZXBW128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXBW128load {sym} [off] ptr mem) // vregMem
  2907  (VPMOVZXBWMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXBWMasked128load {sym} [off] ptr mask mem) // vregMem
  2908  (VPMOVZXBD256 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXBD256load {sym} [off] ptr mem) // vregMem
  2909  (VPMOVZXBDMasked256 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXBDMasked256load {sym} [off] ptr mask mem) // vregMem
  2910  (VPMOVZXBQ512 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXBQ512load {sym} [off] ptr mem) // vregMem
  2911  (VPMOVZXBQMasked512 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXBQMasked512load {sym} [off] ptr mask mem) // vregMem
  2912  (VPMOVSXBW256 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXBW256load {sym} [off] ptr mem) // vregMem
  2913  (VPMOVSXBW512 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXBW512load {sym} [off] ptr mem) // vregMem
  2914  (VPMOVSXBWMasked256 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXBWMasked256load {sym} [off] ptr mask mem) // vregMem
  2915  (VPMOVSXBWMasked512 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXBWMasked512load {sym} [off] ptr mask mem) // vregMem
  2916  (VPMOVSXBD512 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXBD512load {sym} [off] ptr mem) // vregMem
  2917  (VPMOVSXWD256 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXWD256load {sym} [off] ptr mem) // vregMem
  2918  (VPMOVSXWD512 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXWD512load {sym} [off] ptr mem) // vregMem
  2919  (VPMOVSXBDMasked512 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXBDMasked512load {sym} [off] ptr mask mem) // vregMem
  2920  (VPMOVSXWDMasked256 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXWDMasked256load {sym} [off] ptr mask mem) // vregMem
  2921  (VPMOVSXWDMasked512 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXWDMasked512load {sym} [off] ptr mask mem) // vregMem
  2922  (VPMOVSXWQ512 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXWQ512load {sym} [off] ptr mem) // vregMem
  2923  (VPMOVSXDQ256 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXDQ256load {sym} [off] ptr mem) // vregMem
  2924  (VPMOVSXDQ512 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXDQ512load {sym} [off] ptr mem) // vregMem
  2925  (VPMOVSXWQMasked512 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXWQMasked512load {sym} [off] ptr mask mem) // vregMem
  2926  (VPMOVSXDQMasked256 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXDQMasked256load {sym} [off] ptr mask mem) // vregMem
  2927  (VPMOVSXDQMasked512 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVSXDQMasked512load {sym} [off] ptr mask mem) // vregMem
  2928  (VPMOVZXBW256 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXBW256load {sym} [off] ptr mem) // vregMem
  2929  (VPMOVZXBW512 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXBW512load {sym} [off] ptr mem) // vregMem
  2930  (VPMOVZXBWMasked256 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXBWMasked256load {sym} [off] ptr mask mem) // vregMem
  2931  (VPMOVZXBWMasked512 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXBWMasked512load {sym} [off] ptr mask mem) // vregMem
  2932  (VPMOVZXBD512 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXBD512load {sym} [off] ptr mem) // vregMem
  2933  (VPMOVZXWD256 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXWD256load {sym} [off] ptr mem) // vregMem
  2934  (VPMOVZXWD512 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXWD512load {sym} [off] ptr mem) // vregMem
  2935  (VPMOVZXBDMasked512 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXBDMasked512load {sym} [off] ptr mask mem) // vregMem
  2936  (VPMOVZXWDMasked256 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXWDMasked256load {sym} [off] ptr mask mem) // vregMem
  2937  (VPMOVZXWDMasked512 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXWDMasked512load {sym} [off] ptr mask mem) // vregMem
  2938  (VPMOVZXWQ512 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXWQ512load {sym} [off] ptr mem) // vregMem
  2939  (VPMOVZXDQ256 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXDQ256load {sym} [off] ptr mem) // vregMem
  2940  (VPMOVZXDQ512 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXDQ512load {sym} [off] ptr mem) // vregMem
  2941  (VPMOVZXWQMasked512 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXWQMasked512load {sym} [off] ptr mask mem) // vregMem
  2942  (VPMOVZXDQMasked256 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXDQMasked256load {sym} [off] ptr mask mem) // vregMem
  2943  (VPMOVZXDQMasked512 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMOVZXDQMasked512load {sym} [off] ptr mask mem) // vregMem
  2944  (VGF2P8AFFINEQB128 [c]  x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VGF2P8AFFINEQB128load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  2945  (VGF2P8AFFINEQB256 [c]  x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VGF2P8AFFINEQB256load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  2946  (VGF2P8AFFINEQB512 [c]  x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VGF2P8AFFINEQB512load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  2947  (VGF2P8AFFINEINVQB128 [c]  x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VGF2P8AFFINEINVQB128load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  2948  (VGF2P8AFFINEINVQB256 [c]  x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VGF2P8AFFINEINVQB256load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  2949  (VGF2P8AFFINEINVQB512 [c]  x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VGF2P8AFFINEINVQB512load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  2950  (VGF2P8AFFINEINVQBMasked128 [c]  x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VGF2P8AFFINEINVQBMasked128load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mask mem) // vregMem
  2951  (VGF2P8AFFINEINVQBMasked256 [c]  x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VGF2P8AFFINEINVQBMasked256load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mask mem) // vregMem
  2952  (VGF2P8AFFINEINVQBMasked512 [c]  x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VGF2P8AFFINEINVQBMasked512load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mask mem) // vregMem
  2953  (VGF2P8AFFINEQBMasked128 [c]  x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VGF2P8AFFINEQBMasked128load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mask mem) // vregMem
  2954  (VGF2P8AFFINEQBMasked256 [c]  x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VGF2P8AFFINEQBMasked256load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mask mem) // vregMem
  2955  (VGF2P8AFFINEQBMasked512 [c]  x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VGF2P8AFFINEQBMasked512load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mask mem) // vregMem
  2956  (VGF2P8MULB128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VGF2P8MULB128load {sym} [off] x ptr mem) // vregMem
  2957  (VGF2P8MULB256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VGF2P8MULB256load {sym} [off] x ptr mem) // vregMem
  2958  (VGF2P8MULBMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VGF2P8MULBMasked128load {sym} [off] x ptr mask mem) // vregMem
  2959  (VGF2P8MULBMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VGF2P8MULBMasked256load {sym} [off] x ptr mask mem) // vregMem
  2960  (VPCMPGTB128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPCMPGTB128load {sym} [off] x ptr mem) // vregMem
  2961  (VPCMPGTB256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPCMPGTB256load {sym} [off] x ptr mem) // vregMem
  2962  (VPCMPGTW128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPCMPGTW128load {sym} [off] x ptr mem) // vregMem
  2963  (VPCMPGTW256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPCMPGTW256load {sym} [off] x ptr mem) // vregMem
  2964  (VPCMPGTD128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPCMPGTD128load {sym} [off] x ptr mem) // vregMem
  2965  (VPCMPGTD256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPCMPGTD256load {sym} [off] x ptr mem) // vregMem
  2966  (VPCMPGTD512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPCMPGTD512load {sym} [off] x ptr mem) // vregMem
  2967  (VPCMPGTQ128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPCMPGTQ128load {sym} [off] x ptr mem) // vregMem
  2968  (VPCMPGTQ256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPCMPGTQ256load {sym} [off] x ptr mem) // vregMem
  2969  (VPCMPGTQ512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPCMPGTQ512load {sym} [off] x ptr mem) // vregMem
  2970  (VPCMPUD512 [c] x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPCMPUD512load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mem) // vregMem
  2971  (VPCMPUQ512 [c] x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPCMPUQ512load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mem) // vregMem
  2972  (VPCMPD512 [c] x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPCMPD512load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mem) // vregMem
  2973  (VPCMPQ512 [c] x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPCMPQ512load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mem) // vregMem
  2974  (VPUNPCKHWD128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPUNPCKHWD128load {sym} [off] x ptr mem) // vregMem
  2975  (VPUNPCKHDQ128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPUNPCKHDQ128load {sym} [off] x ptr mem) // vregMem
  2976  (VPUNPCKHQDQ128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPUNPCKHQDQ128load {sym} [off] x ptr mem) // vregMem
  2977  (VPUNPCKHWD256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPUNPCKHWD256load {sym} [off] x ptr mem) // vregMem
  2978  (VPUNPCKHDQ256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPUNPCKHDQ256load {sym} [off] x ptr mem) // vregMem
  2979  (VPUNPCKHDQ512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPUNPCKHDQ512load {sym} [off] x ptr mem) // vregMem
  2980  (VPUNPCKHQDQ256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPUNPCKHQDQ256load {sym} [off] x ptr mem) // vregMem
  2981  (VPUNPCKHQDQ512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPUNPCKHQDQ512load {sym} [off] x ptr mem) // vregMem
  2982  (VPUNPCKLWD128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPUNPCKLWD128load {sym} [off] x ptr mem) // vregMem
  2983  (VPUNPCKLDQ128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPUNPCKLDQ128load {sym} [off] x ptr mem) // vregMem
  2984  (VPUNPCKLQDQ128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPUNPCKLQDQ128load {sym} [off] x ptr mem) // vregMem
  2985  (VPUNPCKLWD256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPUNPCKLWD256load {sym} [off] x ptr mem) // vregMem
  2986  (VPUNPCKLDQ256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPUNPCKLDQ256load {sym} [off] x ptr mem) // vregMem
  2987  (VPUNPCKLDQ512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPUNPCKLDQ512load {sym} [off] x ptr mem) // vregMem
  2988  (VPUNPCKLQDQ256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPUNPCKLQDQ256load {sym} [off] x ptr mem) // vregMem
  2989  (VPUNPCKLQDQ512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPUNPCKLQDQ512load {sym} [off] x ptr mem) // vregMem
  2990  (VPLZCNTD128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPLZCNTD128load {sym} [off] ptr mem) // vregMem
  2991  (VPLZCNTD256 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPLZCNTD256load {sym} [off] ptr mem) // vregMem
  2992  (VPLZCNTD512 l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPLZCNTD512load {sym} [off] ptr mem) // vregMem
  2993  (VPLZCNTQ128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPLZCNTQ128load {sym} [off] ptr mem) // vregMem
  2994  (VPLZCNTQ256 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPLZCNTQ256load {sym} [off] ptr mem) // vregMem
  2995  (VPLZCNTQ512 l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPLZCNTQ512load {sym} [off] ptr mem) // vregMem
  2996  (VPLZCNTDMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPLZCNTDMasked128load {sym} [off] ptr mask mem) // vregMem
  2997  (VPLZCNTDMasked256 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPLZCNTDMasked256load {sym} [off] ptr mask mem) // vregMem
  2998  (VPLZCNTDMasked512 l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPLZCNTDMasked512load {sym} [off] ptr mask mem) // vregMem
  2999  (VPLZCNTQMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPLZCNTQMasked128load {sym} [off] ptr mask mem) // vregMem
  3000  (VPLZCNTQMasked256 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPLZCNTQMasked256load {sym} [off] ptr mask mem) // vregMem
  3001  (VPLZCNTQMasked512 l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPLZCNTQMasked512load {sym} [off] ptr mask mem) // vregMem
  3002  (VMAXPS128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VMAXPS128load {sym} [off] x ptr mem) // vregMem
  3003  (VMAXPS256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VMAXPS256load {sym} [off] x ptr mem) // vregMem
  3004  (VMAXPS512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VMAXPS512load {sym} [off] x ptr mem) // vregMem
  3005  (VMAXPD128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VMAXPD128load {sym} [off] x ptr mem) // vregMem
  3006  (VMAXPD256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VMAXPD256load {sym} [off] x ptr mem) // vregMem
  3007  (VMAXPD512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VMAXPD512load {sym} [off] x ptr mem) // vregMem
  3008  (VPMAXSB128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMAXSB128load {sym} [off] x ptr mem) // vregMem
  3009  (VPMAXSB256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMAXSB256load {sym} [off] x ptr mem) // vregMem
  3010  (VPMAXSW128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMAXSW128load {sym} [off] x ptr mem) // vregMem
  3011  (VPMAXSW256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMAXSW256load {sym} [off] x ptr mem) // vregMem
  3012  (VPMAXSD128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMAXSD128load {sym} [off] x ptr mem) // vregMem
  3013  (VPMAXSD256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMAXSD256load {sym} [off] x ptr mem) // vregMem
  3014  (VPMAXSD512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMAXSD512load {sym} [off] x ptr mem) // vregMem
  3015  (VPMAXSQ128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMAXSQ128load {sym} [off] x ptr mem) // vregMem
  3016  (VPMAXSQ256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMAXSQ256load {sym} [off] x ptr mem) // vregMem
  3017  (VPMAXSQ512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMAXSQ512load {sym} [off] x ptr mem) // vregMem
  3018  (VPMAXUB128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMAXUB128load {sym} [off] x ptr mem) // vregMem
  3019  (VPMAXUB256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMAXUB256load {sym} [off] x ptr mem) // vregMem
  3020  (VPMAXUW128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMAXUW128load {sym} [off] x ptr mem) // vregMem
  3021  (VPMAXUW256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMAXUW256load {sym} [off] x ptr mem) // vregMem
  3022  (VPMAXUD128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMAXUD128load {sym} [off] x ptr mem) // vregMem
  3023  (VPMAXUD256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMAXUD256load {sym} [off] x ptr mem) // vregMem
  3024  (VPMAXUD512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMAXUD512load {sym} [off] x ptr mem) // vregMem
  3025  (VPMAXUQ128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMAXUQ128load {sym} [off] x ptr mem) // vregMem
  3026  (VPMAXUQ256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMAXUQ256load {sym} [off] x ptr mem) // vregMem
  3027  (VPMAXUQ512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMAXUQ512load {sym} [off] x ptr mem) // vregMem
  3028  (VMAXPSMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VMAXPSMasked128load {sym} [off] x ptr mask mem) // vregMem
  3029  (VMAXPSMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VMAXPSMasked256load {sym} [off] x ptr mask mem) // vregMem
  3030  (VMAXPSMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VMAXPSMasked512load {sym} [off] x ptr mask mem) // vregMem
  3031  (VMAXPDMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VMAXPDMasked128load {sym} [off] x ptr mask mem) // vregMem
  3032  (VMAXPDMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VMAXPDMasked256load {sym} [off] x ptr mask mem) // vregMem
  3033  (VMAXPDMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VMAXPDMasked512load {sym} [off] x ptr mask mem) // vregMem
  3034  (VPMAXSBMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMAXSBMasked128load {sym} [off] x ptr mask mem) // vregMem
  3035  (VPMAXSBMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMAXSBMasked256load {sym} [off] x ptr mask mem) // vregMem
  3036  (VPMAXSWMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMAXSWMasked128load {sym} [off] x ptr mask mem) // vregMem
  3037  (VPMAXSWMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMAXSWMasked256load {sym} [off] x ptr mask mem) // vregMem
  3038  (VPMAXSDMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMAXSDMasked128load {sym} [off] x ptr mask mem) // vregMem
  3039  (VPMAXSDMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMAXSDMasked256load {sym} [off] x ptr mask mem) // vregMem
  3040  (VPMAXSDMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMAXSDMasked512load {sym} [off] x ptr mask mem) // vregMem
  3041  (VPMAXSQMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMAXSQMasked128load {sym} [off] x ptr mask mem) // vregMem
  3042  (VPMAXSQMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMAXSQMasked256load {sym} [off] x ptr mask mem) // vregMem
  3043  (VPMAXSQMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMAXSQMasked512load {sym} [off] x ptr mask mem) // vregMem
  3044  (VPMAXUBMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMAXUBMasked128load {sym} [off] x ptr mask mem) // vregMem
  3045  (VPMAXUBMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMAXUBMasked256load {sym} [off] x ptr mask mem) // vregMem
  3046  (VPMAXUWMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMAXUWMasked128load {sym} [off] x ptr mask mem) // vregMem
  3047  (VPMAXUWMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMAXUWMasked256load {sym} [off] x ptr mask mem) // vregMem
  3048  (VPMAXUDMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMAXUDMasked128load {sym} [off] x ptr mask mem) // vregMem
  3049  (VPMAXUDMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMAXUDMasked256load {sym} [off] x ptr mask mem) // vregMem
  3050  (VPMAXUDMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMAXUDMasked512load {sym} [off] x ptr mask mem) // vregMem
  3051  (VPMAXUQMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMAXUQMasked128load {sym} [off] x ptr mask mem) // vregMem
  3052  (VPMAXUQMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMAXUQMasked256load {sym} [off] x ptr mask mem) // vregMem
  3053  (VPMAXUQMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMAXUQMasked512load {sym} [off] x ptr mask mem) // vregMem
  3054  (VMINPS128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VMINPS128load {sym} [off] x ptr mem) // vregMem
  3055  (VMINPS256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VMINPS256load {sym} [off] x ptr mem) // vregMem
  3056  (VMINPS512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VMINPS512load {sym} [off] x ptr mem) // vregMem
  3057  (VMINPD128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VMINPD128load {sym} [off] x ptr mem) // vregMem
  3058  (VMINPD256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VMINPD256load {sym} [off] x ptr mem) // vregMem
  3059  (VMINPD512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VMINPD512load {sym} [off] x ptr mem) // vregMem
  3060  (VPMINSB128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMINSB128load {sym} [off] x ptr mem) // vregMem
  3061  (VPMINSB256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMINSB256load {sym} [off] x ptr mem) // vregMem
  3062  (VPMINSW128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMINSW128load {sym} [off] x ptr mem) // vregMem
  3063  (VPMINSW256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMINSW256load {sym} [off] x ptr mem) // vregMem
  3064  (VPMINSD128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMINSD128load {sym} [off] x ptr mem) // vregMem
  3065  (VPMINSD256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMINSD256load {sym} [off] x ptr mem) // vregMem
  3066  (VPMINSD512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMINSD512load {sym} [off] x ptr mem) // vregMem
  3067  (VPMINSQ128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMINSQ128load {sym} [off] x ptr mem) // vregMem
  3068  (VPMINSQ256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMINSQ256load {sym} [off] x ptr mem) // vregMem
  3069  (VPMINSQ512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMINSQ512load {sym} [off] x ptr mem) // vregMem
  3070  (VPMINUB128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMINUB128load {sym} [off] x ptr mem) // vregMem
  3071  (VPMINUB256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMINUB256load {sym} [off] x ptr mem) // vregMem
  3072  (VPMINUW128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMINUW128load {sym} [off] x ptr mem) // vregMem
  3073  (VPMINUW256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMINUW256load {sym} [off] x ptr mem) // vregMem
  3074  (VPMINUD128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMINUD128load {sym} [off] x ptr mem) // vregMem
  3075  (VPMINUD256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMINUD256load {sym} [off] x ptr mem) // vregMem
  3076  (VPMINUD512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMINUD512load {sym} [off] x ptr mem) // vregMem
  3077  (VPMINUQ128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMINUQ128load {sym} [off] x ptr mem) // vregMem
  3078  (VPMINUQ256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMINUQ256load {sym} [off] x ptr mem) // vregMem
  3079  (VPMINUQ512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMINUQ512load {sym} [off] x ptr mem) // vregMem
  3080  (VMINPSMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VMINPSMasked128load {sym} [off] x ptr mask mem) // vregMem
  3081  (VMINPSMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VMINPSMasked256load {sym} [off] x ptr mask mem) // vregMem
  3082  (VMINPSMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VMINPSMasked512load {sym} [off] x ptr mask mem) // vregMem
  3083  (VMINPDMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VMINPDMasked128load {sym} [off] x ptr mask mem) // vregMem
  3084  (VMINPDMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VMINPDMasked256load {sym} [off] x ptr mask mem) // vregMem
  3085  (VMINPDMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VMINPDMasked512load {sym} [off] x ptr mask mem) // vregMem
  3086  (VPMINSBMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMINSBMasked128load {sym} [off] x ptr mask mem) // vregMem
  3087  (VPMINSBMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMINSBMasked256load {sym} [off] x ptr mask mem) // vregMem
  3088  (VPMINSWMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMINSWMasked128load {sym} [off] x ptr mask mem) // vregMem
  3089  (VPMINSWMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMINSWMasked256load {sym} [off] x ptr mask mem) // vregMem
  3090  (VPMINSDMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMINSDMasked128load {sym} [off] x ptr mask mem) // vregMem
  3091  (VPMINSDMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMINSDMasked256load {sym} [off] x ptr mask mem) // vregMem
  3092  (VPMINSDMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMINSDMasked512load {sym} [off] x ptr mask mem) // vregMem
  3093  (VPMINSQMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMINSQMasked128load {sym} [off] x ptr mask mem) // vregMem
  3094  (VPMINSQMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMINSQMasked256load {sym} [off] x ptr mask mem) // vregMem
  3095  (VPMINSQMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMINSQMasked512load {sym} [off] x ptr mask mem) // vregMem
  3096  (VPMINUBMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMINUBMasked128load {sym} [off] x ptr mask mem) // vregMem
  3097  (VPMINUBMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMINUBMasked256load {sym} [off] x ptr mask mem) // vregMem
  3098  (VPMINUWMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMINUWMasked128load {sym} [off] x ptr mask mem) // vregMem
  3099  (VPMINUWMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMINUWMasked256load {sym} [off] x ptr mask mem) // vregMem
  3100  (VPMINUDMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMINUDMasked128load {sym} [off] x ptr mask mem) // vregMem
  3101  (VPMINUDMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMINUDMasked256load {sym} [off] x ptr mask mem) // vregMem
  3102  (VPMINUDMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMINUDMasked512load {sym} [off] x ptr mask mem) // vregMem
  3103  (VPMINUQMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMINUQMasked128load {sym} [off] x ptr mask mem) // vregMem
  3104  (VPMINUQMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMINUQMasked256load {sym} [off] x ptr mask mem) // vregMem
  3105  (VPMINUQMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMINUQMasked512load {sym} [off] x ptr mask mem) // vregMem
  3106  (VMULPS128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VMULPS128load {sym} [off] x ptr mem) // vregMem
  3107  (VMULPS256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VMULPS256load {sym} [off] x ptr mem) // vregMem
  3108  (VMULPS512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VMULPS512load {sym} [off] x ptr mem) // vregMem
  3109  (VMULPD128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VMULPD128load {sym} [off] x ptr mem) // vregMem
  3110  (VMULPD256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VMULPD256load {sym} [off] x ptr mem) // vregMem
  3111  (VMULPD512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VMULPD512load {sym} [off] x ptr mem) // vregMem
  3112  (VPMULLW128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMULLW128load {sym} [off] x ptr mem) // vregMem
  3113  (VPMULLW256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMULLW256load {sym} [off] x ptr mem) // vregMem
  3114  (VPMULLD128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMULLD128load {sym} [off] x ptr mem) // vregMem
  3115  (VPMULLD256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMULLD256load {sym} [off] x ptr mem) // vregMem
  3116  (VPMULLD512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMULLD512load {sym} [off] x ptr mem) // vregMem
  3117  (VPMULLQ128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMULLQ128load {sym} [off] x ptr mem) // vregMem
  3118  (VPMULLQ256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMULLQ256load {sym} [off] x ptr mem) // vregMem
  3119  (VPMULLQ512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMULLQ512load {sym} [off] x ptr mem) // vregMem
  3120  (VFMADD213PS128 x y l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VFMADD213PS128load {sym} [off] x y ptr mem) // vregMem
  3121  (VFMADD213PS256 x y l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VFMADD213PS256load {sym} [off] x y ptr mem) // vregMem
  3122  (VFMADD213PS512 x y l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VFMADD213PS512load {sym} [off] x y ptr mem) // vregMem
  3123  (VFMADD213PD128 x y l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VFMADD213PD128load {sym} [off] x y ptr mem) // vregMem
  3124  (VFMADD213PD256 x y l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VFMADD213PD256load {sym} [off] x y ptr mem) // vregMem
  3125  (VFMADD213PD512 x y l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VFMADD213PD512load {sym} [off] x y ptr mem) // vregMem
  3126  (VFMADDSUB213PS128 x y l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VFMADDSUB213PS128load {sym} [off] x y ptr mem) // vregMem
  3127  (VFMADDSUB213PS256 x y l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VFMADDSUB213PS256load {sym} [off] x y ptr mem) // vregMem
  3128  (VFMADDSUB213PS512 x y l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VFMADDSUB213PS512load {sym} [off] x y ptr mem) // vregMem
  3129  (VFMADDSUB213PD128 x y l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VFMADDSUB213PD128load {sym} [off] x y ptr mem) // vregMem
  3130  (VFMADDSUB213PD256 x y l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VFMADDSUB213PD256load {sym} [off] x y ptr mem) // vregMem
  3131  (VFMADDSUB213PD512 x y l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VFMADDSUB213PD512load {sym} [off] x y ptr mem) // vregMem
  3132  (VFMADDSUB213PSMasked128 x y l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VFMADDSUB213PSMasked128load {sym} [off] x y ptr mask mem) // vregMem
  3133  (VFMADDSUB213PSMasked256 x y l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VFMADDSUB213PSMasked256load {sym} [off] x y ptr mask mem) // vregMem
  3134  (VFMADDSUB213PSMasked512 x y l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VFMADDSUB213PSMasked512load {sym} [off] x y ptr mask mem) // vregMem
  3135  (VFMADDSUB213PDMasked128 x y l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VFMADDSUB213PDMasked128load {sym} [off] x y ptr mask mem) // vregMem
  3136  (VFMADDSUB213PDMasked256 x y l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VFMADDSUB213PDMasked256load {sym} [off] x y ptr mask mem) // vregMem
  3137  (VFMADDSUB213PDMasked512 x y l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VFMADDSUB213PDMasked512load {sym} [off] x y ptr mask mem) // vregMem
  3138  (VFMADD213PSMasked128 x y l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VFMADD213PSMasked128load {sym} [off] x y ptr mask mem) // vregMem
  3139  (VFMADD213PSMasked256 x y l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VFMADD213PSMasked256load {sym} [off] x y ptr mask mem) // vregMem
  3140  (VFMADD213PSMasked512 x y l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VFMADD213PSMasked512load {sym} [off] x y ptr mask mem) // vregMem
  3141  (VFMADD213PDMasked128 x y l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VFMADD213PDMasked128load {sym} [off] x y ptr mask mem) // vregMem
  3142  (VFMADD213PDMasked256 x y l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VFMADD213PDMasked256load {sym} [off] x y ptr mask mem) // vregMem
  3143  (VFMADD213PDMasked512 x y l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VFMADD213PDMasked512load {sym} [off] x y ptr mask mem) // vregMem
  3144  (VFMSUBADD213PS128 x y l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VFMSUBADD213PS128load {sym} [off] x y ptr mem) // vregMem
  3145  (VFMSUBADD213PS256 x y l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VFMSUBADD213PS256load {sym} [off] x y ptr mem) // vregMem
  3146  (VFMSUBADD213PS512 x y l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VFMSUBADD213PS512load {sym} [off] x y ptr mem) // vregMem
  3147  (VFMSUBADD213PD128 x y l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VFMSUBADD213PD128load {sym} [off] x y ptr mem) // vregMem
  3148  (VFMSUBADD213PD256 x y l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VFMSUBADD213PD256load {sym} [off] x y ptr mem) // vregMem
  3149  (VFMSUBADD213PD512 x y l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VFMSUBADD213PD512load {sym} [off] x y ptr mem) // vregMem
  3150  (VFMSUBADD213PSMasked128 x y l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VFMSUBADD213PSMasked128load {sym} [off] x y ptr mask mem) // vregMem
  3151  (VFMSUBADD213PSMasked256 x y l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VFMSUBADD213PSMasked256load {sym} [off] x y ptr mask mem) // vregMem
  3152  (VFMSUBADD213PSMasked512 x y l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VFMSUBADD213PSMasked512load {sym} [off] x y ptr mask mem) // vregMem
  3153  (VFMSUBADD213PDMasked128 x y l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VFMSUBADD213PDMasked128load {sym} [off] x y ptr mask mem) // vregMem
  3154  (VFMSUBADD213PDMasked256 x y l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VFMSUBADD213PDMasked256load {sym} [off] x y ptr mask mem) // vregMem
  3155  (VFMSUBADD213PDMasked512 x y l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VFMSUBADD213PDMasked512load {sym} [off] x y ptr mask mem) // vregMem
  3156  (VPMULHW128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMULHW128load {sym} [off] x ptr mem) // vregMem
  3157  (VPMULHW256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMULHW256load {sym} [off] x ptr mem) // vregMem
  3158  (VPMULHUW128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMULHUW128load {sym} [off] x ptr mem) // vregMem
  3159  (VPMULHUW256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMULHUW256load {sym} [off] x ptr mem) // vregMem
  3160  (VPMULHWMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMULHWMasked128load {sym} [off] x ptr mask mem) // vregMem
  3161  (VPMULHWMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMULHWMasked256load {sym} [off] x ptr mask mem) // vregMem
  3162  (VPMULHUWMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMULHUWMasked128load {sym} [off] x ptr mask mem) // vregMem
  3163  (VPMULHUWMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMULHUWMasked256load {sym} [off] x ptr mask mem) // vregMem
  3164  (VMULPSMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VMULPSMasked128load {sym} [off] x ptr mask mem) // vregMem
  3165  (VMULPSMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VMULPSMasked256load {sym} [off] x ptr mask mem) // vregMem
  3166  (VMULPSMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VMULPSMasked512load {sym} [off] x ptr mask mem) // vregMem
  3167  (VMULPDMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VMULPDMasked128load {sym} [off] x ptr mask mem) // vregMem
  3168  (VMULPDMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VMULPDMasked256load {sym} [off] x ptr mask mem) // vregMem
  3169  (VMULPDMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VMULPDMasked512load {sym} [off] x ptr mask mem) // vregMem
  3170  (VPMULLWMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMULLWMasked128load {sym} [off] x ptr mask mem) // vregMem
  3171  (VPMULLWMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMULLWMasked256load {sym} [off] x ptr mask mem) // vregMem
  3172  (VPMULLDMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMULLDMasked128load {sym} [off] x ptr mask mem) // vregMem
  3173  (VPMULLDMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMULLDMasked256load {sym} [off] x ptr mask mem) // vregMem
  3174  (VPMULLDMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMULLDMasked512load {sym} [off] x ptr mask mem) // vregMem
  3175  (VPMULLQMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMULLQMasked128load {sym} [off] x ptr mask mem) // vregMem
  3176  (VPMULLQMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMULLQMasked256load {sym} [off] x ptr mask mem) // vregMem
  3177  (VPMULLQMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPMULLQMasked512load {sym} [off] x ptr mask mem) // vregMem
  3178  (VPSIGNB128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSIGNB128load {sym} [off] x ptr mem) // vregMem
  3179  (VPSIGNB256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSIGNB256load {sym} [off] x ptr mem) // vregMem
  3180  (VPSIGNW128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSIGNW128load {sym} [off] x ptr mem) // vregMem
  3181  (VPSIGNW256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSIGNW256load {sym} [off] x ptr mem) // vregMem
  3182  (VPSIGND128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSIGND128load {sym} [off] x ptr mem) // vregMem
  3183  (VPSIGND256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSIGND256load {sym} [off] x ptr mem) // vregMem
  3184  (VPMULDQ128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMULDQ128load {sym} [off] x ptr mem) // vregMem
  3185  (VPMULDQ256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMULDQ256load {sym} [off] x ptr mem) // vregMem
  3186  (VPMULUDQ128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMULUDQ128load {sym} [off] x ptr mem) // vregMem
  3187  (VPMULUDQ256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPMULUDQ256load {sym} [off] x ptr mem) // vregMem
  3188  (VPOPCNTB128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPOPCNTB128load {sym} [off] ptr mem) // vregMem
  3189  (VPOPCNTB256 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPOPCNTB256load {sym} [off] ptr mem) // vregMem
  3190  (VPOPCNTW128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPOPCNTW128load {sym} [off] ptr mem) // vregMem
  3191  (VPOPCNTW256 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPOPCNTW256load {sym} [off] ptr mem) // vregMem
  3192  (VPOPCNTD128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPOPCNTD128load {sym} [off] ptr mem) // vregMem
  3193  (VPOPCNTD256 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPOPCNTD256load {sym} [off] ptr mem) // vregMem
  3194  (VPOPCNTD512 l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPOPCNTD512load {sym} [off] ptr mem) // vregMem
  3195  (VPOPCNTQ128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPOPCNTQ128load {sym} [off] ptr mem) // vregMem
  3196  (VPOPCNTQ256 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPOPCNTQ256load {sym} [off] ptr mem) // vregMem
  3197  (VPOPCNTQ512 l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPOPCNTQ512load {sym} [off] ptr mem) // vregMem
  3198  (VPOPCNTBMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPOPCNTBMasked128load {sym} [off] ptr mask mem) // vregMem
  3199  (VPOPCNTBMasked256 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPOPCNTBMasked256load {sym} [off] ptr mask mem) // vregMem
  3200  (VPOPCNTWMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPOPCNTWMasked128load {sym} [off] ptr mask mem) // vregMem
  3201  (VPOPCNTWMasked256 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPOPCNTWMasked256load {sym} [off] ptr mask mem) // vregMem
  3202  (VPOPCNTDMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPOPCNTDMasked128load {sym} [off] ptr mask mem) // vregMem
  3203  (VPOPCNTDMasked256 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPOPCNTDMasked256load {sym} [off] ptr mask mem) // vregMem
  3204  (VPOPCNTDMasked512 l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPOPCNTDMasked512load {sym} [off] ptr mask mem) // vregMem
  3205  (VPOPCNTQMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPOPCNTQMasked128load {sym} [off] ptr mask mem) // vregMem
  3206  (VPOPCNTQMasked256 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPOPCNTQMasked256load {sym} [off] ptr mask mem) // vregMem
  3207  (VPOPCNTQMasked512 l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPOPCNTQMasked512load {sym} [off] ptr mask mem) // vregMem
  3208  (VPOR128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPOR128load {sym} [off] x ptr mem) // vregMem
  3209  (VPOR256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPOR256load {sym} [off] x ptr mem) // vregMem
  3210  (VPORD512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPORD512load {sym} [off] x ptr mem) // vregMem
  3211  (VPORQ512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPORQ512load {sym} [off] x ptr mem) // vregMem
  3212  (VPORDMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPORDMasked128load {sym} [off] x ptr mask mem) // vregMem
  3213  (VPORDMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPORDMasked256load {sym} [off] x ptr mask mem) // vregMem
  3214  (VPORDMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPORDMasked512load {sym} [off] x ptr mask mem) // vregMem
  3215  (VPORQMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPORQMasked128load {sym} [off] x ptr mask mem) // vregMem
  3216  (VPORQMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPORQMasked256load {sym} [off] x ptr mask mem) // vregMem
  3217  (VPORQMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPORQMasked512load {sym} [off] x ptr mask mem) // vregMem
  3218  (VPERMB128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPERMB128load {sym} [off] x ptr mem) // vregMem
  3219  (VPERMB256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPERMB256load {sym} [off] x ptr mem) // vregMem
  3220  (VPERMW128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPERMW128load {sym} [off] x ptr mem) // vregMem
  3221  (VPERMW256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPERMW256load {sym} [off] x ptr mem) // vregMem
  3222  (VPERMPS256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPERMPS256load {sym} [off] x ptr mem) // vregMem
  3223  (VPERMD256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPERMD256load {sym} [off] x ptr mem) // vregMem
  3224  (VPERMPS512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPERMPS512load {sym} [off] x ptr mem) // vregMem
  3225  (VPERMD512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPERMD512load {sym} [off] x ptr mem) // vregMem
  3226  (VPERMPD256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPERMPD256load {sym} [off] x ptr mem) // vregMem
  3227  (VPERMQ256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPERMQ256load {sym} [off] x ptr mem) // vregMem
  3228  (VPERMPD512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPERMPD512load {sym} [off] x ptr mem) // vregMem
  3229  (VPERMQ512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPERMQ512load {sym} [off] x ptr mem) // vregMem
  3230  (VPERMBMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPERMBMasked128load {sym} [off] x ptr mask mem) // vregMem
  3231  (VPERMBMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPERMBMasked256load {sym} [off] x ptr mask mem) // vregMem
  3232  (VPERMWMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPERMWMasked128load {sym} [off] x ptr mask mem) // vregMem
  3233  (VPERMWMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPERMWMasked256load {sym} [off] x ptr mask mem) // vregMem
  3234  (VPERMPSMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPERMPSMasked256load {sym} [off] x ptr mask mem) // vregMem
  3235  (VPERMDMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPERMDMasked256load {sym} [off] x ptr mask mem) // vregMem
  3236  (VPERMPSMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPERMPSMasked512load {sym} [off] x ptr mask mem) // vregMem
  3237  (VPERMDMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPERMDMasked512load {sym} [off] x ptr mask mem) // vregMem
  3238  (VPERMPDMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPERMPDMasked256load {sym} [off] x ptr mask mem) // vregMem
  3239  (VPERMQMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPERMQMasked256load {sym} [off] x ptr mask mem) // vregMem
  3240  (VPERMPDMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPERMPDMasked512load {sym} [off] x ptr mask mem) // vregMem
  3241  (VPERMQMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPERMQMasked512load {sym} [off] x ptr mask mem) // vregMem
  3242  (VPSHUFB128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHUFB128load {sym} [off] x ptr mem) // vregMem
  3243  (VPSHUFB256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHUFB256load {sym} [off] x ptr mem) // vregMem
  3244  (VPSHUFBMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHUFBMasked256load {sym} [off] x ptr mask mem) // vregMem
  3245  (VPSHUFBMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHUFBMasked128load {sym} [off] x ptr mask mem) // vregMem
  3246  (VRCPPS128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VRCPPS128load {sym} [off] ptr mem) // vregMem
  3247  (VRCPPS256 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VRCPPS256load {sym} [off] ptr mem) // vregMem
  3248  (VRCP14PS512 l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VRCP14PS512load {sym} [off] ptr mem) // vregMem
  3249  (VRCP14PD128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VRCP14PD128load {sym} [off] ptr mem) // vregMem
  3250  (VRCP14PD256 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VRCP14PD256load {sym} [off] ptr mem) // vregMem
  3251  (VRCP14PD512 l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VRCP14PD512load {sym} [off] ptr mem) // vregMem
  3252  (VRCP14PSMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VRCP14PSMasked128load {sym} [off] ptr mask mem) // vregMem
  3253  (VRCP14PSMasked256 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VRCP14PSMasked256load {sym} [off] ptr mask mem) // vregMem
  3254  (VRCP14PSMasked512 l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VRCP14PSMasked512load {sym} [off] ptr mask mem) // vregMem
  3255  (VRCP14PDMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VRCP14PDMasked128load {sym} [off] ptr mask mem) // vregMem
  3256  (VRCP14PDMasked256 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VRCP14PDMasked256load {sym} [off] ptr mask mem) // vregMem
  3257  (VRCP14PDMasked512 l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VRCP14PDMasked512load {sym} [off] ptr mask mem) // vregMem
  3258  (VRSQRTPS128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VRSQRTPS128load {sym} [off] ptr mem) // vregMem
  3259  (VRSQRTPS256 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VRSQRTPS256load {sym} [off] ptr mem) // vregMem
  3260  (VRSQRT14PS512 l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VRSQRT14PS512load {sym} [off] ptr mem) // vregMem
  3261  (VRSQRT14PD128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VRSQRT14PD128load {sym} [off] ptr mem) // vregMem
  3262  (VRSQRT14PD256 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VRSQRT14PD256load {sym} [off] ptr mem) // vregMem
  3263  (VRSQRT14PD512 l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VRSQRT14PD512load {sym} [off] ptr mem) // vregMem
  3264  (VRSQRT14PSMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VRSQRT14PSMasked128load {sym} [off] ptr mask mem) // vregMem
  3265  (VRSQRT14PSMasked256 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VRSQRT14PSMasked256load {sym} [off] ptr mask mem) // vregMem
  3266  (VRSQRT14PSMasked512 l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VRSQRT14PSMasked512load {sym} [off] ptr mask mem) // vregMem
  3267  (VRSQRT14PDMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VRSQRT14PDMasked128load {sym} [off] ptr mask mem) // vregMem
  3268  (VRSQRT14PDMasked256 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VRSQRT14PDMasked256load {sym} [off] ptr mask mem) // vregMem
  3269  (VRSQRT14PDMasked512 l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VRSQRT14PDMasked512load {sym} [off] ptr mask mem) // vregMem
  3270  (VPROLVD128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPROLVD128load {sym} [off] x ptr mem) // vregMem
  3271  (VPROLVD256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPROLVD256load {sym} [off] x ptr mem) // vregMem
  3272  (VPROLVD512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPROLVD512load {sym} [off] x ptr mem) // vregMem
  3273  (VPROLVQ128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPROLVQ128load {sym} [off] x ptr mem) // vregMem
  3274  (VPROLVQ256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPROLVQ256load {sym} [off] x ptr mem) // vregMem
  3275  (VPROLVQ512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPROLVQ512load {sym} [off] x ptr mem) // vregMem
  3276  (VPROLVDMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPROLVDMasked128load {sym} [off] x ptr mask mem) // vregMem
  3277  (VPROLVDMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPROLVDMasked256load {sym} [off] x ptr mask mem) // vregMem
  3278  (VPROLVDMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPROLVDMasked512load {sym} [off] x ptr mask mem) // vregMem
  3279  (VPROLVQMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPROLVQMasked128load {sym} [off] x ptr mask mem) // vregMem
  3280  (VPROLVQMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPROLVQMasked256load {sym} [off] x ptr mask mem) // vregMem
  3281  (VPROLVQMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPROLVQMasked512load {sym} [off] x ptr mask mem) // vregMem
  3282  (VPRORVD128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPRORVD128load {sym} [off] x ptr mem) // vregMem
  3283  (VPRORVD256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPRORVD256load {sym} [off] x ptr mem) // vregMem
  3284  (VPRORVD512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPRORVD512load {sym} [off] x ptr mem) // vregMem
  3285  (VPRORVQ128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPRORVQ128load {sym} [off] x ptr mem) // vregMem
  3286  (VPRORVQ256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPRORVQ256load {sym} [off] x ptr mem) // vregMem
  3287  (VPRORVQ512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPRORVQ512load {sym} [off] x ptr mem) // vregMem
  3288  (VPRORVDMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPRORVDMasked128load {sym} [off] x ptr mask mem) // vregMem
  3289  (VPRORVDMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPRORVDMasked256load {sym} [off] x ptr mask mem) // vregMem
  3290  (VPRORVDMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPRORVDMasked512load {sym} [off] x ptr mask mem) // vregMem
  3291  (VPRORVQMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPRORVQMasked128load {sym} [off] x ptr mask mem) // vregMem
  3292  (VPRORVQMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPRORVQMasked256load {sym} [off] x ptr mask mem) // vregMem
  3293  (VPRORVQMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPRORVQMasked512load {sym} [off] x ptr mask mem) // vregMem
  3294  (VPACKSSDW128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPACKSSDW128load {sym} [off] x ptr mem) // vregMem
  3295  (VPACKSSDW256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPACKSSDW256load {sym} [off] x ptr mem) // vregMem
  3296  (VPACKSSDW512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPACKSSDW512load {sym} [off] x ptr mem) // vregMem
  3297  (VPACKSSDWMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPACKSSDWMasked256load {sym} [off] x ptr mask mem) // vregMem
  3298  (VPACKSSDWMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPACKSSDWMasked512load {sym} [off] x ptr mask mem) // vregMem
  3299  (VPACKSSDWMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPACKSSDWMasked128load {sym} [off] x ptr mask mem) // vregMem
  3300  (VPACKUSDW128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPACKUSDW128load {sym} [off] x ptr mem) // vregMem
  3301  (VPACKUSDW256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPACKUSDW256load {sym} [off] x ptr mem) // vregMem
  3302  (VPACKUSDW512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPACKUSDW512load {sym} [off] x ptr mem) // vregMem
  3303  (VPACKUSDWMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPACKUSDWMasked256load {sym} [off] x ptr mask mem) // vregMem
  3304  (VPACKUSDWMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPACKUSDWMasked512load {sym} [off] x ptr mask mem) // vregMem
  3305  (VPACKUSDWMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPACKUSDWMasked128load {sym} [off] x ptr mask mem) // vregMem
  3306  (VSCALEFPS128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VSCALEFPS128load {sym} [off] x ptr mem) // vregMem
  3307  (VSCALEFPS256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VSCALEFPS256load {sym} [off] x ptr mem) // vregMem
  3308  (VSCALEFPS512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VSCALEFPS512load {sym} [off] x ptr mem) // vregMem
  3309  (VSCALEFPD128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VSCALEFPD128load {sym} [off] x ptr mem) // vregMem
  3310  (VSCALEFPD256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VSCALEFPD256load {sym} [off] x ptr mem) // vregMem
  3311  (VSCALEFPD512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VSCALEFPD512load {sym} [off] x ptr mem) // vregMem
  3312  (VSCALEFPSMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VSCALEFPSMasked128load {sym} [off] x ptr mask mem) // vregMem
  3313  (VSCALEFPSMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VSCALEFPSMasked256load {sym} [off] x ptr mask mem) // vregMem
  3314  (VSCALEFPSMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VSCALEFPSMasked512load {sym} [off] x ptr mask mem) // vregMem
  3315  (VSCALEFPDMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VSCALEFPDMasked128load {sym} [off] x ptr mask mem) // vregMem
  3316  (VSCALEFPDMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VSCALEFPDMasked256load {sym} [off] x ptr mask mem) // vregMem
  3317  (VSCALEFPDMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VSCALEFPDMasked512load {sym} [off] x ptr mask mem) // vregMem
  3318  (VINSERTF128256 [c] x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VINSERTF128256load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mem) // vregMem
  3319  (VINSERTF64X4512 [c] x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VINSERTF64X4512load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mem) // vregMem
  3320  (VINSERTI128256 [c] x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VINSERTI128256load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mem) // vregMem
  3321  (VINSERTI64X4512 [c] x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VINSERTI64X4512load {sym} [makeValAndOff(int32(uint8(c)),off)] x ptr mem) // vregMem
  3322  (VPSHLDW128 [c]  x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHLDW128load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  3323  (VPSHLDW256 [c]  x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHLDW256load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  3324  (VPSHLDWMasked128 [c]  x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHLDWMasked128load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mask mem) // vregMem
  3325  (VPSHLDWMasked256 [c]  x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHLDWMasked256load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mask mem) // vregMem
  3326  (VPSHLDD128 [c]  x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHLDD128load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  3327  (VPSHLDD256 [c]  x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHLDD256load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  3328  (VPSHLDD512 [c]  x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHLDD512load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  3329  (VPSHLDDMasked128 [c]  x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHLDDMasked128load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mask mem) // vregMem
  3330  (VPSHLDDMasked256 [c]  x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHLDDMasked256load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mask mem) // vregMem
  3331  (VPSHLDDMasked512 [c]  x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHLDDMasked512load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mask mem) // vregMem
  3332  (VPSHLDQ128 [c]  x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHLDQ128load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  3333  (VPSHLDQ256 [c]  x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHLDQ256load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  3334  (VPSHLDQ512 [c]  x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHLDQ512load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  3335  (VPSHLDQMasked128 [c]  x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHLDQMasked128load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mask mem) // vregMem
  3336  (VPSHLDQMasked256 [c]  x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHLDQMasked256load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mask mem) // vregMem
  3337  (VPSHLDQMasked512 [c]  x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHLDQMasked512load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mask mem) // vregMem
  3338  (VPSHRDW128 [c]  x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHRDW128load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  3339  (VPSHRDW256 [c]  x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHRDW256load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  3340  (VPSHRDWMasked128 [c]  x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHRDWMasked128load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mask mem) // vregMem
  3341  (VPSHRDWMasked256 [c]  x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHRDWMasked256load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mask mem) // vregMem
  3342  (VPSHRDD128 [c]  x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHRDD128load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  3343  (VPSHRDD256 [c]  x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHRDD256load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  3344  (VPSHRDD512 [c]  x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHRDD512load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  3345  (VPSHRDDMasked128 [c]  x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHRDDMasked128load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mask mem) // vregMem
  3346  (VPSHRDDMasked256 [c]  x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHRDDMasked256load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mask mem) // vregMem
  3347  (VPSHRDDMasked512 [c]  x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHRDDMasked512load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mask mem) // vregMem
  3348  (VPSHRDQ128 [c]  x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHRDQ128load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  3349  (VPSHRDQ256 [c]  x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHRDQ256load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  3350  (VPSHRDQ512 [c]  x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHRDQ512load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  3351  (VPSHRDQMasked128 [c]  x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHRDQMasked128load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mask mem) // vregMem
  3352  (VPSHRDQMasked256 [c]  x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHRDQMasked256load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mask mem) // vregMem
  3353  (VPSHRDQMasked512 [c]  x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHRDQMasked512load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mask mem) // vregMem
  3354  (VPSLLVW128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSLLVW128load {sym} [off] x ptr mem) // vregMem
  3355  (VPSLLVW256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSLLVW256load {sym} [off] x ptr mem) // vregMem
  3356  (VPSLLVD128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSLLVD128load {sym} [off] x ptr mem) // vregMem
  3357  (VPSLLVD256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSLLVD256load {sym} [off] x ptr mem) // vregMem
  3358  (VPSLLVD512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSLLVD512load {sym} [off] x ptr mem) // vregMem
  3359  (VPSLLVQ128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSLLVQ128load {sym} [off] x ptr mem) // vregMem
  3360  (VPSLLVQ256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSLLVQ256load {sym} [off] x ptr mem) // vregMem
  3361  (VPSLLVQ512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSLLVQ512load {sym} [off] x ptr mem) // vregMem
  3362  (VPSHLDVW128 x y l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHLDVW128load {sym} [off] x y ptr mem) // vregMem
  3363  (VPSHLDVW256 x y l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHLDVW256load {sym} [off] x y ptr mem) // vregMem
  3364  (VPSHLDVWMasked128 x y l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHLDVWMasked128load {sym} [off] x y ptr mask mem) // vregMem
  3365  (VPSHLDVWMasked256 x y l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHLDVWMasked256load {sym} [off] x y ptr mask mem) // vregMem
  3366  (VPSHLDVD128 x y l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHLDVD128load {sym} [off] x y ptr mem) // vregMem
  3367  (VPSHLDVD256 x y l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHLDVD256load {sym} [off] x y ptr mem) // vregMem
  3368  (VPSHLDVD512 x y l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHLDVD512load {sym} [off] x y ptr mem) // vregMem
  3369  (VPSHLDVDMasked128 x y l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHLDVDMasked128load {sym} [off] x y ptr mask mem) // vregMem
  3370  (VPSHLDVDMasked256 x y l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHLDVDMasked256load {sym} [off] x y ptr mask mem) // vregMem
  3371  (VPSHLDVDMasked512 x y l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHLDVDMasked512load {sym} [off] x y ptr mask mem) // vregMem
  3372  (VPSHLDVQ128 x y l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHLDVQ128load {sym} [off] x y ptr mem) // vregMem
  3373  (VPSHLDVQ256 x y l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHLDVQ256load {sym} [off] x y ptr mem) // vregMem
  3374  (VPSHLDVQ512 x y l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHLDVQ512load {sym} [off] x y ptr mem) // vregMem
  3375  (VPSHLDVQMasked128 x y l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHLDVQMasked128load {sym} [off] x y ptr mask mem) // vregMem
  3376  (VPSHLDVQMasked256 x y l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHLDVQMasked256load {sym} [off] x y ptr mask mem) // vregMem
  3377  (VPSHLDVQMasked512 x y l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHLDVQMasked512load {sym} [off] x y ptr mask mem) // vregMem
  3378  (VPSLLVWMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSLLVWMasked128load {sym} [off] x ptr mask mem) // vregMem
  3379  (VPSLLVWMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSLLVWMasked256load {sym} [off] x ptr mask mem) // vregMem
  3380  (VPSLLVDMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSLLVDMasked128load {sym} [off] x ptr mask mem) // vregMem
  3381  (VPSLLVDMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSLLVDMasked256load {sym} [off] x ptr mask mem) // vregMem
  3382  (VPSLLVDMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSLLVDMasked512load {sym} [off] x ptr mask mem) // vregMem
  3383  (VPSLLVQMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSLLVQMasked128load {sym} [off] x ptr mask mem) // vregMem
  3384  (VPSLLVQMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSLLVQMasked256load {sym} [off] x ptr mask mem) // vregMem
  3385  (VPSLLVQMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSLLVQMasked512load {sym} [off] x ptr mask mem) // vregMem
  3386  (VPSRAVW128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSRAVW128load {sym} [off] x ptr mem) // vregMem
  3387  (VPSRAVW256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSRAVW256load {sym} [off] x ptr mem) // vregMem
  3388  (VPSRAVD128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSRAVD128load {sym} [off] x ptr mem) // vregMem
  3389  (VPSRAVD256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSRAVD256load {sym} [off] x ptr mem) // vregMem
  3390  (VPSRAVD512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSRAVD512load {sym} [off] x ptr mem) // vregMem
  3391  (VPSRAVQ128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSRAVQ128load {sym} [off] x ptr mem) // vregMem
  3392  (VPSRAVQ256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSRAVQ256load {sym} [off] x ptr mem) // vregMem
  3393  (VPSRAVQ512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSRAVQ512load {sym} [off] x ptr mem) // vregMem
  3394  (VPSRLVW128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSRLVW128load {sym} [off] x ptr mem) // vregMem
  3395  (VPSRLVW256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSRLVW256load {sym} [off] x ptr mem) // vregMem
  3396  (VPSRLVD128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSRLVD128load {sym} [off] x ptr mem) // vregMem
  3397  (VPSRLVD256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSRLVD256load {sym} [off] x ptr mem) // vregMem
  3398  (VPSRLVD512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSRLVD512load {sym} [off] x ptr mem) // vregMem
  3399  (VPSRLVQ128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSRLVQ128load {sym} [off] x ptr mem) // vregMem
  3400  (VPSRLVQ256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSRLVQ256load {sym} [off] x ptr mem) // vregMem
  3401  (VPSRLVQ512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSRLVQ512load {sym} [off] x ptr mem) // vregMem
  3402  (VPSHRDVW128 x y l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHRDVW128load {sym} [off] x y ptr mem) // vregMem
  3403  (VPSHRDVW256 x y l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHRDVW256load {sym} [off] x y ptr mem) // vregMem
  3404  (VPSHRDVWMasked128 x y l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHRDVWMasked128load {sym} [off] x y ptr mask mem) // vregMem
  3405  (VPSHRDVWMasked256 x y l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHRDVWMasked256load {sym} [off] x y ptr mask mem) // vregMem
  3406  (VPSHRDVD128 x y l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHRDVD128load {sym} [off] x y ptr mem) // vregMem
  3407  (VPSHRDVD256 x y l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHRDVD256load {sym} [off] x y ptr mem) // vregMem
  3408  (VPSHRDVD512 x y l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHRDVD512load {sym} [off] x y ptr mem) // vregMem
  3409  (VPSHRDVDMasked128 x y l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHRDVDMasked128load {sym} [off] x y ptr mask mem) // vregMem
  3410  (VPSHRDVDMasked256 x y l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHRDVDMasked256load {sym} [off] x y ptr mask mem) // vregMem
  3411  (VPSHRDVDMasked512 x y l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHRDVDMasked512load {sym} [off] x y ptr mask mem) // vregMem
  3412  (VPSHRDVQ128 x y l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHRDVQ128load {sym} [off] x y ptr mem) // vregMem
  3413  (VPSHRDVQ256 x y l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHRDVQ256load {sym} [off] x y ptr mem) // vregMem
  3414  (VPSHRDVQ512 x y l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHRDVQ512load {sym} [off] x y ptr mem) // vregMem
  3415  (VPSHRDVQMasked128 x y l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHRDVQMasked128load {sym} [off] x y ptr mask mem) // vregMem
  3416  (VPSHRDVQMasked256 x y l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHRDVQMasked256load {sym} [off] x y ptr mask mem) // vregMem
  3417  (VPSHRDVQMasked512 x y l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHRDVQMasked512load {sym} [off] x y ptr mask mem) // vregMem
  3418  (VPSRAVWMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSRAVWMasked128load {sym} [off] x ptr mask mem) // vregMem
  3419  (VPSRAVWMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSRAVWMasked256load {sym} [off] x ptr mask mem) // vregMem
  3420  (VPSRAVDMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSRAVDMasked128load {sym} [off] x ptr mask mem) // vregMem
  3421  (VPSRAVDMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSRAVDMasked256load {sym} [off] x ptr mask mem) // vregMem
  3422  (VPSRAVDMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSRAVDMasked512load {sym} [off] x ptr mask mem) // vregMem
  3423  (VPSRAVQMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSRAVQMasked128load {sym} [off] x ptr mask mem) // vregMem
  3424  (VPSRAVQMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSRAVQMasked256load {sym} [off] x ptr mask mem) // vregMem
  3425  (VPSRAVQMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSRAVQMasked512load {sym} [off] x ptr mask mem) // vregMem
  3426  (VPSRLVWMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSRLVWMasked128load {sym} [off] x ptr mask mem) // vregMem
  3427  (VPSRLVWMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSRLVWMasked256load {sym} [off] x ptr mask mem) // vregMem
  3428  (VPSRLVDMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSRLVDMasked128load {sym} [off] x ptr mask mem) // vregMem
  3429  (VPSRLVDMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSRLVDMasked256load {sym} [off] x ptr mask mem) // vregMem
  3430  (VPSRLVDMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSRLVDMasked512load {sym} [off] x ptr mask mem) // vregMem
  3431  (VPSRLVQMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSRLVQMasked128load {sym} [off] x ptr mask mem) // vregMem
  3432  (VPSRLVQMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSRLVQMasked256load {sym} [off] x ptr mask mem) // vregMem
  3433  (VPSRLVQMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSRLVQMasked512load {sym} [off] x ptr mask mem) // vregMem
  3434  (VSQRTPS128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VSQRTPS128load {sym} [off] ptr mem) // vregMem
  3435  (VSQRTPS256 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VSQRTPS256load {sym} [off] ptr mem) // vregMem
  3436  (VSQRTPS512 l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VSQRTPS512load {sym} [off] ptr mem) // vregMem
  3437  (VSQRTPD128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VSQRTPD128load {sym} [off] ptr mem) // vregMem
  3438  (VSQRTPD256 l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VSQRTPD256load {sym} [off] ptr mem) // vregMem
  3439  (VSQRTPD512 l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VSQRTPD512load {sym} [off] ptr mem) // vregMem
  3440  (VSQRTPSMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VSQRTPSMasked128load {sym} [off] ptr mask mem) // vregMem
  3441  (VSQRTPSMasked256 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VSQRTPSMasked256load {sym} [off] ptr mask mem) // vregMem
  3442  (VSQRTPSMasked512 l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VSQRTPSMasked512load {sym} [off] ptr mask mem) // vregMem
  3443  (VSQRTPDMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VSQRTPDMasked128load {sym} [off] ptr mask mem) // vregMem
  3444  (VSQRTPDMasked256 l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VSQRTPDMasked256load {sym} [off] ptr mask mem) // vregMem
  3445  (VSQRTPDMasked512 l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VSQRTPDMasked512load {sym} [off] ptr mask mem) // vregMem
  3446  (VSUBPS128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VSUBPS128load {sym} [off] x ptr mem) // vregMem
  3447  (VSUBPS256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VSUBPS256load {sym} [off] x ptr mem) // vregMem
  3448  (VSUBPS512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VSUBPS512load {sym} [off] x ptr mem) // vregMem
  3449  (VSUBPD128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VSUBPD128load {sym} [off] x ptr mem) // vregMem
  3450  (VSUBPD256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VSUBPD256load {sym} [off] x ptr mem) // vregMem
  3451  (VSUBPD512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VSUBPD512load {sym} [off] x ptr mem) // vregMem
  3452  (VPSUBB128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSUBB128load {sym} [off] x ptr mem) // vregMem
  3453  (VPSUBB256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSUBB256load {sym} [off] x ptr mem) // vregMem
  3454  (VPSUBW128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSUBW128load {sym} [off] x ptr mem) // vregMem
  3455  (VPSUBW256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSUBW256load {sym} [off] x ptr mem) // vregMem
  3456  (VPSUBD128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSUBD128load {sym} [off] x ptr mem) // vregMem
  3457  (VPSUBD256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSUBD256load {sym} [off] x ptr mem) // vregMem
  3458  (VPSUBD512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSUBD512load {sym} [off] x ptr mem) // vregMem
  3459  (VPSUBQ128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSUBQ128load {sym} [off] x ptr mem) // vregMem
  3460  (VPSUBQ256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSUBQ256load {sym} [off] x ptr mem) // vregMem
  3461  (VPSUBQ512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSUBQ512load {sym} [off] x ptr mem) // vregMem
  3462  (VSUBPSMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VSUBPSMasked128load {sym} [off] x ptr mask mem) // vregMem
  3463  (VSUBPSMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VSUBPSMasked256load {sym} [off] x ptr mask mem) // vregMem
  3464  (VSUBPSMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VSUBPSMasked512load {sym} [off] x ptr mask mem) // vregMem
  3465  (VSUBPDMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VSUBPDMasked128load {sym} [off] x ptr mask mem) // vregMem
  3466  (VSUBPDMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VSUBPDMasked256load {sym} [off] x ptr mask mem) // vregMem
  3467  (VSUBPDMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VSUBPDMasked512load {sym} [off] x ptr mask mem) // vregMem
  3468  (VPSUBBMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSUBBMasked128load {sym} [off] x ptr mask mem) // vregMem
  3469  (VPSUBBMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSUBBMasked256load {sym} [off] x ptr mask mem) // vregMem
  3470  (VPSUBWMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSUBWMasked128load {sym} [off] x ptr mask mem) // vregMem
  3471  (VPSUBWMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSUBWMasked256load {sym} [off] x ptr mask mem) // vregMem
  3472  (VPSUBDMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSUBDMasked128load {sym} [off] x ptr mask mem) // vregMem
  3473  (VPSUBDMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSUBDMasked256load {sym} [off] x ptr mask mem) // vregMem
  3474  (VPSUBDMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSUBDMasked512load {sym} [off] x ptr mask mem) // vregMem
  3475  (VPSUBQMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSUBQMasked128load {sym} [off] x ptr mask mem) // vregMem
  3476  (VPSUBQMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSUBQMasked256load {sym} [off] x ptr mask mem) // vregMem
  3477  (VPSUBQMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSUBQMasked512load {sym} [off] x ptr mask mem) // vregMem
  3478  (VPSUBSB128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSUBSB128load {sym} [off] x ptr mem) // vregMem
  3479  (VPSUBSB256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSUBSB256load {sym} [off] x ptr mem) // vregMem
  3480  (VPSUBSW128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSUBSW128load {sym} [off] x ptr mem) // vregMem
  3481  (VPSUBSW256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSUBSW256load {sym} [off] x ptr mem) // vregMem
  3482  (VPSUBUSB128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSUBUSB128load {sym} [off] x ptr mem) // vregMem
  3483  (VPSUBUSB256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSUBUSB256load {sym} [off] x ptr mem) // vregMem
  3484  (VPSUBUSW128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSUBUSW128load {sym} [off] x ptr mem) // vregMem
  3485  (VPSUBUSW256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSUBUSW256load {sym} [off] x ptr mem) // vregMem
  3486  (VPSUBSBMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSUBSBMasked128load {sym} [off] x ptr mask mem) // vregMem
  3487  (VPSUBSBMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSUBSBMasked256load {sym} [off] x ptr mask mem) // vregMem
  3488  (VPSUBSWMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSUBSWMasked128load {sym} [off] x ptr mask mem) // vregMem
  3489  (VPSUBSWMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSUBSWMasked256load {sym} [off] x ptr mask mem) // vregMem
  3490  (VPSUBUSBMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSUBUSBMasked128load {sym} [off] x ptr mask mem) // vregMem
  3491  (VPSUBUSBMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSUBUSBMasked256load {sym} [off] x ptr mask mem) // vregMem
  3492  (VPSUBUSWMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSUBUSWMasked128load {sym} [off] x ptr mask mem) // vregMem
  3493  (VPSUBUSWMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSUBUSWMasked256load {sym} [off] x ptr mask mem) // vregMem
  3494  (VPSADBW128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSADBW128load {sym} [off] x ptr mem) // vregMem
  3495  (VPSADBW256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSADBW256load {sym} [off] x ptr mem) // vregMem
  3496  (VPXOR128 x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPXOR128load {sym} [off] x ptr mem) // vregMem
  3497  (VPXOR256 x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPXOR256load {sym} [off] x ptr mem) // vregMem
  3498  (VPXORD512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPXORD512load {sym} [off] x ptr mem) // vregMem
  3499  (VPXORQ512 x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPXORQ512load {sym} [off] x ptr mem) // vregMem
  3500  (VPXORDMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPXORDMasked128load {sym} [off] x ptr mask mem) // vregMem
  3501  (VPXORDMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPXORDMasked256load {sym} [off] x ptr mask mem) // vregMem
  3502  (VPXORDMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPXORDMasked512load {sym} [off] x ptr mask mem) // vregMem
  3503  (VPXORQMasked128 x l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPXORQMasked128load {sym} [off] x ptr mask mem) // vregMem
  3504  (VPXORQMasked256 x l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPXORQMasked256load {sym} [off] x ptr mask mem) // vregMem
  3505  (VPXORQMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPXORQMasked512load {sym} [off] x ptr mask mem) // vregMem
  3506  (VPBLENDMDMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPBLENDMDMasked512load {sym} [off] x ptr mask mem) // vregMem
  3507  (VPBLENDMQMasked512 x l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPBLENDMQMasked512load {sym} [off] x ptr mask mem) // vregMem
  3508  (VPBROADCASTQ128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPBROADCASTQ128load {sym} [off] ptr mem) // vregMem
  3509  (VPBROADCASTQMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPBROADCASTQMasked128load {sym} [off] ptr mask mem) // vregMem
  3510  (VBROADCASTSS128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && v.Block.CPUfeatures.hasFeature(CPUavx) && canMergeLoad(v, l) && clobber(l) => (VBROADCASTSS128load {sym} [off] ptr mem) // vregMemFeatCheck
  3511  (VBROADCASTSD256 l:(VMOVDQUload128 {sym} [off] ptr mem)) && v.Block.CPUfeatures.hasFeature(CPUavx) && canMergeLoad(v, l) && clobber(l) => (VBROADCASTSD256load {sym} [off] ptr mem) // vregMemFeatCheck
  3512  (VPBROADCASTD128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPBROADCASTD128load {sym} [off] ptr mem) // vregMem
  3513  (VPBROADCASTQ256 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPBROADCASTQ256load {sym} [off] ptr mem) // vregMem
  3514  (VBROADCASTSSMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VBROADCASTSSMasked128load {sym} [off] ptr mask mem) // vregMem
  3515  (VBROADCASTSDMasked256 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VBROADCASTSDMasked256load {sym} [off] ptr mask mem) // vregMem
  3516  (VPBROADCASTDMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPBROADCASTDMasked128load {sym} [off] ptr mask mem) // vregMem
  3517  (VPBROADCASTQMasked256 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPBROADCASTQMasked256load {sym} [off] ptr mask mem) // vregMem
  3518  (VBROADCASTSS256 l:(VMOVDQUload128 {sym} [off] ptr mem)) && v.Block.CPUfeatures.hasFeature(CPUavx) && canMergeLoad(v, l) && clobber(l) => (VBROADCASTSS256load {sym} [off] ptr mem) // vregMemFeatCheck
  3519  (VBROADCASTSD512 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VBROADCASTSD512load {sym} [off] ptr mem) // vregMem
  3520  (VPBROADCASTW128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPBROADCASTW128load {sym} [off] ptr mem) // vregMem
  3521  (VPBROADCASTD256 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPBROADCASTD256load {sym} [off] ptr mem) // vregMem
  3522  (VPBROADCASTQ512 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPBROADCASTQ512load {sym} [off] ptr mem) // vregMem
  3523  (VBROADCASTSSMasked256 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VBROADCASTSSMasked256load {sym} [off] ptr mask mem) // vregMem
  3524  (VBROADCASTSDMasked512 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VBROADCASTSDMasked512load {sym} [off] ptr mask mem) // vregMem
  3525  (VPBROADCASTDMasked256 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPBROADCASTDMasked256load {sym} [off] ptr mask mem) // vregMem
  3526  (VPBROADCASTQMasked512 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPBROADCASTQMasked512load {sym} [off] ptr mask mem) // vregMem
  3527  (VBROADCASTSS512 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VBROADCASTSS512load {sym} [off] ptr mem) // vregMem
  3528  (VPBROADCASTB128 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPBROADCASTB128load {sym} [off] ptr mem) // vregMem
  3529  (VPBROADCASTW256 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPBROADCASTW256load {sym} [off] ptr mem) // vregMem
  3530  (VPBROADCASTD512 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPBROADCASTD512load {sym} [off] ptr mem) // vregMem
  3531  (VBROADCASTSSMasked512 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VBROADCASTSSMasked512load {sym} [off] ptr mask mem) // vregMem
  3532  (VPBROADCASTBMasked128 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPBROADCASTBMasked128load {sym} [off] ptr mask mem) // vregMem
  3533  (VPBROADCASTDMasked512 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPBROADCASTDMasked512load {sym} [off] ptr mask mem) // vregMem
  3534  (VPBROADCASTB256 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPBROADCASTB256load {sym} [off] ptr mem) // vregMem
  3535  (VPBROADCASTBMasked256 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPBROADCASTBMasked256load {sym} [off] ptr mask mem) // vregMem
  3536  (VPBROADCASTB512 l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPBROADCASTB512load {sym} [off] ptr mem) // vregMem
  3537  (VPBROADCASTBMasked512 l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPBROADCASTBMasked512load {sym} [off] ptr mask mem) // vregMem
  3538  (VPCLMULQDQ128 [c]  x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPCLMULQDQ128load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  3539  (VPCLMULQDQ256 [c]  x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPCLMULQDQ256load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  3540  (VSHUFPS128 [c]  x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VSHUFPS128load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  3541  (VSHUFPD128 [c]  x l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VSHUFPD128load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  3542  (VSHUFPS256 [c]  x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VSHUFPS256load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  3543  (VSHUFPS512 [c]  x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VSHUFPS512load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  3544  (VSHUFPD256 [c]  x l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VSHUFPD256load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  3545  (VSHUFPD512 [c]  x l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VSHUFPD512load {sym} [makeValAndOff(int32(uint8(c)),off)]  x ptr mem) // vregMem
  3546  (VPSHUFD128 [c]  l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHUFD128load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  3547  (VPSHUFD256 [c]  l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHUFD256load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  3548  (VPSHUFD512 [c]  l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHUFD512load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  3549  (VPSHUFDMasked256 [c]  l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHUFDMasked256load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3550  (VPSHUFDMasked512 [c]  l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHUFDMasked512load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3551  (VPSHUFHW128 [c]  l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHUFHW128load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  3552  (VPSHUFHW256 [c]  l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHUFHW256load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  3553  (VPSHUFHWMasked256 [c]  l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHUFHWMasked256load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3554  (VPSHUFHWMasked128 [c]  l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHUFHWMasked128load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3555  (VPSHUFLW128 [c]  l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHUFLW128load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  3556  (VPSHUFLW256 [c]  l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSHUFLW256load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  3557  (VPSHUFLWMasked256 [c]  l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHUFLWMasked256load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3558  (VPSHUFLWMasked128 [c]  l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHUFLWMasked128load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3559  (VPSHUFDMasked128 [c]  l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSHUFDMasked128load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3560  (VPROLD128 [c]  l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPROLD128load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  3561  (VPROLD256 [c]  l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPROLD256load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  3562  (VPROLD512 [c]  l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPROLD512load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  3563  (VPROLQ128 [c]  l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPROLQ128load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  3564  (VPROLQ256 [c]  l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPROLQ256load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  3565  (VPROLQ512 [c]  l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPROLQ512load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  3566  (VPROLDMasked128 [c]  l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPROLDMasked128load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3567  (VPROLDMasked256 [c]  l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPROLDMasked256load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3568  (VPROLDMasked512 [c]  l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPROLDMasked512load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3569  (VPROLQMasked128 [c]  l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPROLQMasked128load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3570  (VPROLQMasked256 [c]  l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPROLQMasked256load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3571  (VPROLQMasked512 [c]  l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPROLQMasked512load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3572  (VPRORD128 [c]  l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPRORD128load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  3573  (VPRORD256 [c]  l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPRORD256load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  3574  (VPRORD512 [c]  l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPRORD512load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  3575  (VPRORQ128 [c]  l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPRORQ128load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  3576  (VPRORQ256 [c]  l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPRORQ256load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  3577  (VPRORQ512 [c]  l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPRORQ512load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  3578  (VPRORDMasked128 [c]  l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPRORDMasked128load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3579  (VPRORDMasked256 [c]  l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPRORDMasked256load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3580  (VPRORDMasked512 [c]  l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPRORDMasked512load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3581  (VPRORQMasked128 [c]  l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPRORQMasked128load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3582  (VPRORQMasked256 [c]  l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPRORQMasked256load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3583  (VPRORQMasked512 [c]  l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPRORQMasked512load {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3584  (VPSLLD512const [c]  l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSLLD512constload {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  3585  (VPSLLQ512const [c]  l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSLLQ512constload {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  3586  (VPSLLWMasked128const [c]  l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSLLWMasked128constload {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3587  (VPSLLWMasked256const [c]  l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSLLWMasked256constload {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3588  (VPSLLDMasked128const [c]  l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSLLDMasked128constload {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3589  (VPSLLDMasked256const [c]  l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSLLDMasked256constload {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3590  (VPSLLDMasked512const [c]  l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSLLDMasked512constload {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3591  (VPSLLQMasked128const [c]  l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSLLQMasked128constload {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3592  (VPSLLQMasked256const [c]  l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSLLQMasked256constload {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3593  (VPSLLQMasked512const [c]  l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSLLQMasked512constload {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3594  (VPSRAD512const [c]  l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSRAD512constload {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  3595  (VPSRAQ128const [c]  l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSRAQ128constload {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  3596  (VPSRAQ256const [c]  l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSRAQ256constload {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  3597  (VPSRAQ512const [c]  l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSRAQ512constload {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  3598  (VPSRLD512const [c]  l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSRLD512constload {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  3599  (VPSRLQ512const [c]  l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPSRLQ512constload {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mem) // vregMem
  3600  (VPSRAWMasked128const [c]  l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSRAWMasked128constload {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3601  (VPSRAWMasked256const [c]  l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSRAWMasked256constload {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3602  (VPSRADMasked128const [c]  l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSRADMasked128constload {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3603  (VPSRADMasked256const [c]  l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSRADMasked256constload {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3604  (VPSRADMasked512const [c]  l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSRADMasked512constload {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3605  (VPSRAQMasked128const [c]  l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSRAQMasked128constload {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3606  (VPSRAQMasked256const [c]  l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSRAQMasked256constload {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3607  (VPSRAQMasked512const [c]  l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSRAQMasked512constload {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3608  (VPSRLWMasked128const [c]  l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSRLWMasked128constload {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3609  (VPSRLWMasked256const [c]  l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSRLWMasked256constload {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3610  (VPSRLDMasked128const [c]  l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSRLDMasked128constload {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3611  (VPSRLDMasked256const [c]  l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSRLDMasked256constload {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3612  (VPSRLDMasked512const [c]  l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSRLDMasked512constload {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3613  (VPSRLQMasked128const [c]  l:(VMOVDQUload128 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSRLQMasked128constload {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3614  (VPSRLQMasked256const [c]  l:(VMOVDQUload256 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSRLQMasked256constload {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3615  (VPSRLQMasked512const [c]  l:(VMOVDQUload512 {sym} [off] ptr mem) mask) && canMergeLoad(v, l) && clobber(l) => (VPSRLQMasked512constload {sym} [makeValAndOff(int32(uint8(c)),off)]  ptr mask mem) // vregMem
  3616  (VPTERNLOGD128 [c]  x y l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPTERNLOGD128load {sym} [makeValAndOff(int32(uint8(c)),off)]  x y ptr mem) // vregMem
  3617  (VPTERNLOGD256 [c]  x y l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPTERNLOGD256load {sym} [makeValAndOff(int32(uint8(c)),off)]  x y ptr mem) // vregMem
  3618  (VPTERNLOGD512 [c]  x y l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPTERNLOGD512load {sym} [makeValAndOff(int32(uint8(c)),off)]  x y ptr mem) // vregMem
  3619  (VPTERNLOGQ128 [c]  x y l:(VMOVDQUload128 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPTERNLOGQ128load {sym} [makeValAndOff(int32(uint8(c)),off)]  x y ptr mem) // vregMem
  3620  (VPTERNLOGQ256 [c]  x y l:(VMOVDQUload256 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPTERNLOGQ256load {sym} [makeValAndOff(int32(uint8(c)),off)]  x y ptr mem) // vregMem
  3621  (VPTERNLOGQ512 [c]  x y l:(VMOVDQUload512 {sym} [off] ptr mem)) && canMergeLoad(v, l) && clobber(l) => (VPTERNLOGQ512load {sym} [makeValAndOff(int32(uint8(c)),off)]  x y ptr mem) // vregMem
  3622  

View as plain text